「MOS FET」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a transmission gate capable of making capacitances equal to each other without the need for adjustment of sizes of MOS-FETs and the concentration with respect to the transmission gate configured to reduce noise in a holding state.例文帳に追加

ノイズを除去するための構造を提供するもので、MOS-FETのサイズの調整、濃度の調整などをしなくても容量を合わせ込むことが可能なトランスミッションゲートを得る。 - 特許庁

Only the MOS-FET 18 is turned on when the commutating current is low, and both MOS-FETs 18, 19 are turned on when the voltage supplied to the load 30 is higher than or equal to its rating.例文帳に追加

転流電流が小さいときはＭＯＳ−ＦＥＴ１８のみがオンし、負荷３０に供給される電圧が定格以上の場合にはＭＯＳ−ＦＥＴ１８、１９の両方がオンする。 - 特許庁

An N-channel MOS-FET of superjunction structure having low on-resistance characteristics is used for a switching element, a control means turns on all the MOS-FETs in short-circuiting an AC power supply and a reactor, and turns off the MOS-FET connected to a positive side of the AC power supply when it is not required to short-circuit the AC power supply and the reactor.例文帳に追加

本発明の目的は、該スイッチング素子に低オン抵抗特性を有するスーパージャンクション構造のＮチャネルＭＯＳ−ＦＥＴを用い、該制御手段は交流電源とリアクトルの短絡するときには全てのＭＯＳ−ＦＥＴをオンし、交流電源とリアクトルの短絡が不要なときは交流電源の正側に接続されたＭＯＳ−ＦＥＴをオフするように制御することにより達成される。 - 特許庁

When a short circuit failure of output of a transistor 31 is detected during motor driving, a microcomputer 5 turns off enable signal ENB, and an off-state of the FET 20 cuts off a gate of the MOS-FET (U2) of the motor drive circuit 7 from the motor drive signal of a predriver 6.例文帳に追加

モータ駆動中にトランジスタ３１の出力の短絡故障が検出されると、マイコン５はイネーブル信号ＥＮＢをオフし、ＦＥＴ２０がオフ状態となることによって、モータ駆動回路７のＭＯＳ−ＦＥＴ（Ｕ２）のゲートがプリドライバ６のモータ駆動信号から遮断される。 - 特許庁

This device has a first circuit, comprising at least one MOS- FET, where a gate is connected to a drain, a second circuit comprising at least one MOS-FET with a gate being connected to a drain and an impedance conversion means, which is connected to a first potential via a first circuit and connected to a second potential via a second circuit.例文帳に追加

ゲートがドレインに接続された少なくとも１つのＭＯＳ−ＦＥＴを含む第１の回路と、ゲートがドレインに接続された少なくとも１つのＭＯＳ−ＦＥＴを含む第２の回路と、第１の回路を介して第１の電位に接続されるとともに、第２の回路を介して第２の電位に接続されたインピーダンス変換手段とを具備する。 - 特許庁

A single plus voltage variable power source is inputted to a single high frequency transformer to turn on/off a power MOS FET corresponding to required AC voltage and current, thereby a high frequency AC pulse in which a negative voltage generation pulse time is longer than a positive voltage generation pulse time can be outputted to a load for example.例文帳に追加

本発明によれば、単一の＋電圧可変電源を単一の高周波トランスに入力し、必要とする交流電圧、電流に対応したパワーMOS FETをON／OFFし、一例として負荷に負の電圧発生パルス時間が正の電圧発生パルス時間よりも長い高周波交流パルスを出力することができる。 - 特許庁

In manufacturing the Schottky barrier MOSFET, a damascene gate process for forming a gate electrode and a gate insulating film after a source/drain structure is formed is applied to the Schottky barrier MOSFET, so that the gate electrode and the gate insulating film may not be received with a high temperature heat treatment to thereby prevent the deterioration of the metal and the metal oxide for constituting the gate electrode and the gate insulating film.例文帳に追加

ショットキー障壁型MOS FET の製造において、ソース／ドレイン構造を形成した後にゲート電極およびゲート絶縁膜を作成するダマシンゲートプロセスをショットキー障壁型MOS FET に適用することにより、ゲート電極やゲート絶縁膜が高温の熱処理を受けないようにして、ゲート電極やゲート絶縁膜を構成する金属および金属酸化物が劣化するのを防止する。 - 特許庁

When a solenoid drive signal is applied, a control means 1 controls an MOS/FET 2 which is serially inserted into the energizing circuit of a solenoid 4 to an on-state, and a current detection means 3 detects solenoid currents running through the solenoid 4 by using the on-resistance of the MOS/ FET 2 as a current detecting resistance.例文帳に追加

ソレノイド駆動信号が与えられた場合に、制御手段１がソレノイド４の通電回路に直列挿入されたＭＯＳ−ＦＥＴ２をオン状態に制御し、電流検出手段３がＭＯＳ−ＦＥＴ２のオン抵抗を電流検出抵抗としてソレノイド４に流れるソレノイド電流を検出する。 - 特許庁

A precharge release signal ϕ generated by a NOR circuit 20 and an inverter 21 turns off the p type MOS-FET 30 to float the bit lines BL and XBL in a standby mode and performs precharge control that turns on the p type MOS-FET 30 in a read mode and a write mode to precharge the bit lines BL and XBL.例文帳に追加

ＮＯＲ回路２０およびインバータ２１が生成するプリチャージ解除信号φは、スタンバイモードの期間はｐ型ＭＯＳ・ＦＥＴ３０をオフしてビットラインＢＬ、ＸＢＬをフローティング状態にし、読み出しモードおよび書き込みモードの期間はｐ型ＭＯＳ・ＦＥＴ３０をオンしてビットラインＢＬ、ＸＢＬをプリチャージするプリチャージ制御を行う。 - 特許庁

Power MOS-FETs (Q1, Q2) having a parasitic diode are connected in reverse series and by driving switch-on by a gate voltage higher than a signal voltage used and by driving switch-off by a voltage lower than that, switching of induction load current with stable switch-on resistance is carried out.例文帳に追加

寄生ダイオ−ドをもつパワーMOS-FET（Q1，Q2）を逆直列接続するとともに，扱う信号電圧より高いゲート電圧でオン駆動し低い電圧でオフ駆動することにより，オン抵抗の安定な誘導負荷電流の切り替えを行う。 - 特許庁

Isolated electromagnetic waves, which are excited on the loss path 33 during the switching period when the MOS FET 6 switched over from OFF to ON, progress as they attenuate while dropping the voltage on the power supply side of the loss path 33 to its half and raising the voltage on the load side to its half.例文帳に追加

MOS FET６がオフからオンになるスイッチング期間中に損失線路３３上に励起される孤立電磁波は、損失線路３３の電源供給側の電圧を１／２に低下、負荷側の電圧を１／２に上昇させつつ減衰しながら進行する。 - 特許庁

Saturable cores 131, 132 and a MOS-FET are prevented from simultaneously turning on, in view of reducing loss due to through-current by controlling the on and off-states of MOS-FETs 133, 134 with the peak-hold circuits 141, 143 and reset circuits 142, 144.例文帳に追加

ピークホールド回路１４１、１４３とリセット回路１４２、１４４で、ＭＯＳ−ＦＥＴ１３３，１３４のオンオフを制御することにより、可飽和コア１３１、１３２とＭＯＳ−ＦＥＴが同時オンとなることを防止し、貫通電流による損失を低減する。 - 特許庁

Next, a Schmitt trigger circuit 10 detects the 'OFF' condition and generates the reset signal of 'OFF' condition of the power MOS FET 1 after a preset time.例文帳に追加

次にそのＯＦＦ状態をシュミットトリガー回路１０で検出して、設定時間後にパワーＭＯＳ ＦＥＴ１のＯＦＦ状態のリセット信号を発生させる。 - 特許庁

The charges stored in the capacitor 12 are discharged through the MOS-FET, the motor relay 14 in turned-on state and the winding of the brushless motor 1.例文帳に追加

コンデンサ１２に蓄積された電荷は、オン状態のＭＯＳ−ＦＥＴ、モータリレー１４、および、ブラシレスモータ１の巻線を通って放電される。 - 特許庁

A resistance circuit 35 is connected between the C-MOS circuit 43 and the open drain circuit 43 of a microcomputer 20 and the gate of the FET 25.例文帳に追加

マイクロコンピュータ２０のＣ−ＭＯＳ回路４３及びオープンドレイン回路４３と、ＦＥＴ２５のゲートとの間に抵抗回路３５を接続する。 - 特許庁

An amplifier circuit 20 has four bridge-connected semiconductor switches (MOS-FET) which constitute a D-class amplifier circuit and also function as a full bridge inverter.例文帳に追加

増幅回路２０は、Ｄ級増幅回路を構成するとともに、フルブリッジインバータとして機能する、ブリッジ接続された４つの半導体スイッチ（ＭＯＳ−ＦＥＴ）を有する。 - 特許庁

Semiconductor chips 4PH and 4PL having a power MOS FET formed and a semiconductor chip 4D having a control circuit for controlling their operation formed are incorporated in a package PA of the semiconductor device 2.例文帳に追加

半導体装置２のパッケージＰＡ内には、パワーＭＯＳ・ＦＥＴが形成された半導体チップ４ＰＨ，４ＰＬと、その動作を制御する制御回路が形成された半導体チップ４Ｄとが内包されている。 - 特許庁

In a method for manufacturing a power MOS FET having a trench gate electrode, trenches 4 are formed on a semiconductor substrate 3 constituted by forming an n^--type drift layer 2 on an n^+-type substrate 1.例文帳に追加

トレンチゲート電極を有するパワーＭＯＳＦＥＴの製造方法の場合、Ｎ^＋型基板１の上にＮ^−型ドリフト層２が形成された半導体基板３にトレンチ４を形成する。 - 特許庁

When the AC current is negative, an MOS-FET Qn turns ON with a control signal inputted from the control circuit by a photocoupler Phn and supplies the current through a diode Dn to accumulate electromagnetic energy in the inductor L1.例文帳に追加

交流電流が負の場合、ＭＯＳ−ＦＥＴＱｎはフォトカプラＰＨｎにおいて制御回路から入力した制御信号によりＯＮし、ダイオードＤｎを介して電流を流し、インダクタＬ1に電磁エネルギーを蓄積する。 - 特許庁

When an AC current is positive, an MOS-FET Qp turns ON with a control signal inputted from a control circuit by a photocoupler Php and supplies the current through a diode Dp to accumulate electromagnetic wave in an inductor L1.例文帳に追加

交流電流が正の場合、ＭＯＳ−ＦＥＴＱｐはフォトカプラＰＨｐにおいて制御回路から入力した制御信号によりＯＮし、ダイオードＤｐを介して電流を流し、インダクタＬ1に電磁エネルギーを蓄積する。 - 特許庁

When a voltage drop across a choke coil 7 decreases and becomes the predetermined value or less, a gate voltage breaking circuit 21 breaks a gate voltage supplied to a commutating MOS FET 6.例文帳に追加

チョークコイル７の両端間の電圧降下が小さくなり、この電圧降下が所定値以下になると、ゲート電圧遮断回路21は転流ＭＯＳ型ＦＥＴ６へのゲート電圧の供給を遮断する。 - 特許庁

MOS-FET switching elements (T1, T2) employing SiC elements are connected in parallel with two diodes (D1, D2) in the bridge circuit (2a) of a converter circuit (2).例文帳に追加

コンバータ回路（2）のブリッジ回路（2a）の２つのダイオード（D1,D2）には、ＳｉＣ素子を用いたＭＯＳ−ＦＥＴのスイッチング素子（T1,T2）が並列接続されている。 - 特許庁

The electronic apparatus includes components a circuit board 41, a diode as a first component having a plurality of leads, and an MOS type FET as a second component having a plurality of leads.例文帳に追加

回路基板４１と、複数のリードを有する第１部品たるダイオードと、複数のリードを有する第２部品たるＭＯＳ型ＦＥＴとを、電子機器の構成要素として備える。 - 特許庁

Control voltage VG is supplied to the gate of the MOS-FET (Q11) and voltage obtained by reversing polarity of the control voltage VG is supplied to the drain through a resistance element R12.例文帳に追加

ＭＯＳ−ＦＥＴ（Ｑ11）のゲートに制御電圧ＶGが供給されるとともに、この制御電圧ＶGの極性を反転した電圧が抵抗素子Ｒ12を通じてドレインに供給される。 - 特許庁

A MOS-FET contained in the motor drive circuit 13 is so controlled that a brushless motor 1 is not rotated even if the drive current of two or more phases is not zero and it receives the drive current.例文帳に追加

モータ駆動回路１３に含まれるＭＯＳ−ＦＥＴは、２相以上の駆動電流がゼロではなく、かつ、当該駆動電流の供給を受けてもブラシレスモータ１が回転しないように制御される。 - 特許庁

In a static operation mode such as a standby mode, the n-channel MOS FET TNG is made an off state, a potential of a ground node NG is raised by a barrier potential Vf of the diode DIG.例文帳に追加

スタンバイモードなどの静的動作モードでは、ｎ型ＭＯＳ電界効果トランジスタＴＮＧがオフ状態となり、接地ノードＮＧの電位がダイオードＤＩＧの障壁電位Ｖｆ分だけ上昇する。 - 特許庁

An MRAM uses a tunnel magnetic resistor (TMR) and a MOS-FET as a memory and its wiring is formed by crossing a word line and a bit line with the TMR in between.例文帳に追加

ＭＲＡＭは、トンネル磁気抵抗（ＴＭＲ）素子とＭＯＳ−ＦＥＴをメモリ素子とし、ワード線とビット線が、ＴＭＲ素子を挟んで交差して配線される。 - 特許庁

Even if an input voltage Vi is made to fluctuate over a wide range, therefore, the voltage between the gate and source Vgs of the MOS-FET 11 fluctuates only by the same scale as the input voltage Vi.例文帳に追加

このため、入力電圧Ｖｉをワイドレンジに変動させても、ＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは入力電圧Ｖｉと同じ倍率にしか変動しない。 - 特許庁

The electrode of the power MOS-FET 1 serving as a source terminal ST is connected to an outer lead LS1 through a bonding wire W and connected to two outer leads LS2 through bonding wires W.例文帳に追加

このパワーＭＯＳ−ＦＥＴ１のソース端子ＳＴとなる電極部は、ボンディングワイヤＷを介して１本のアウタリードＬＳ１、および２本のアウタリードＬＳ２にそれぞれ接続されている。 - 特許庁

Using the voltage between a source and a drain which rose risen thereby as the voltage and detected voltage, causes a Schmitt trigger circuit 8 to be operated to instantaneously lower the gate voltage and a power MOS FET 1 to shift into 'OFF' condition.例文帳に追加

それにより上昇したドレイン、ソース間の電圧を電源及び検出電圧としてシュミットトリガー回路８を作動させゲート電圧を瞬時に下げ、パワーＭＯＳ ＦＥＴ１をＯＦＦ状態に移行させる。 - 特許庁

The regenerative current control circuit 70 is configured by connecting a first switch SW1 and a second switch SW2 each comprising a MOS-FET in series so that their parasitic diodes face opposite to each other.例文帳に追加

回生電流制御回路７０は、ＭＯＳ−ＦＥＴからなる第１スイッチＳＷ１と第２スイッチＳＷ２とを、寄生ダイオードが互いに反対方向に向くように直列に接続して構成される。 - 特許庁

Further, an MOS FET 22 is provided on the lead frame 18, and current limiting control between the lead frame 18 and the external output terminal 20 is effected by a signal from the control substrate 21.例文帳に追加

また、リードフレーム１８上には、ＭＯＳ ＦＥＴ２２が設けられ、制御基板２１からの信号によって、リードフレーム１８と外部出力端子２０との間の電流の限流制御が行われる。 - 特許庁

A protection circuits 40L, 40S detect the temperature of the MOS-FET packages 50L, 50S and shuts off the power supply when the temperature rise up to the prescribed temperature or more.例文帳に追加

保護回路４０Ｌ，４０Ｓは、ＭＯＳ−ＦＥＴパッケージ５０Ｌ，５０Ｓの温度を検出して、所定温度以上になると、電力供給を遮断する。 - 特許庁

The gate voltage signal is controlled by the control circuit 5 based on the detected voltage outputted from the detection circuit 4, and is applied to the gate terminal 2c of the MOS-FET 2.例文帳に追加

ゲート電圧信号は、電圧検知回路４から出力された検知電圧に基づいて電圧制御回路５により制御され、ＭＯＳ−ＦＥＴ２のゲート端子２ｃに印加される。 - 特許庁

An electrode used as a source terminal ST of the power MOS-FET 1 is connected to one outer lead LS 1 and two outer leads LS 2 through a bonding wires W, respectively.例文帳に追加

このパワーＭＯＳ−ＦＥＴ１のソース端子ＳＴとなる電極部は、ボンディングワイヤＷを介して１本のアウタリードＬＳ１、および２本のアウタリードＬＳ２にそれぞれ接続されている。 - 特許庁

A drive signal generating section generates a drive signal to a MOS-FET by using an input signal and an output signal of an RS flip flop.例文帳に追加

駆動信号生成部は、入力制御信号及びＲＳフリップフロップの出力信号により、ＭＯＳ−ＦＥＴに対する駆動信号を生成する。 - 特許庁

An MOS-FET Q3 is connected in parallel with a rush current suppressing resistor Ri inserted into the rectification current passage of a capacitor input type rectification circuit.例文帳に追加

コンデンサインプット型の整流回路の整流電流経路に挿入した突入電流抑制抵抗Ｒｉに対してＭＯＳ−ＦＥＴＱ3を並列に接続する。 - 特許庁

The capacitance of a self-excited oscillation circuit comprising a series circuit of the drive winding of a drive transformer and a series resonance capacitor is varied by the conducting state of the MOS-FET and a switching frequency is controlled variably.例文帳に追加

そしてＭＯＳ−ＦＥＴの導通状態により、ドライブトランスの駆動巻線と直列共振コンデンサとの直列共振回路による自励発振回路のキャパシタンスが変化し、スイッチング周波数が可変制御される。 - 特許庁

If a load is reduced and a DC output voltage is elevated, a transistor Q1 is forcibly turned off by an on-period limiting circuit 22 and the on-period of a MOS-FET 1 is restricted.例文帳に追加

負荷が軽くなって直流出力電圧が上昇すると、オン時間制限回路22によりトランジスタＱ１が強制的にオフ状態となり、ＭＯＳ型ＦＥＴ１のオン時間に制限が加わる。 - 特許庁

However, if the voltage generated between both terminals of the MOS-FET 7 reaches a 1st abnormal level, a voltage supplied from an auxiliary power supply 12 to the control unit 11 is cut off by a protective circuit 21.例文帳に追加

しかし、ＭＯＳ型ＦＥＴ７に発生する電圧が第１の異常レベルに達すると、保護回路21により補助電源12から制御部11への電圧供給が遮断される。 - 特許庁

Between a first terminal T1 and a second terminal T0, a plurality (i=0 to n) of serial circuits of a capacitor Ci and the drain-source of a MOS-FET (Qi) are connected in parallel.例文帳に追加

第１の端子Ｔ1と、第２の端子Ｔ0との間に、コンデンサＣiと、ＭＯＳ−ＦＥＴ（Ｑi）のドレイン・ソース間との直列回路の複数個（i＝0〜n）が並列接続される。 - 特許庁

The MOS-FET manufactured by the new method can be fabricated with high yield and service life sharply prolonged than several of prior art.例文帳に追加

新しい方法に従って作られるＭＯＳ−ＦＥＴは、いくつかの従来技術のＧａＡｓを基本とするＭＯＳ−ＦＥＴに比べ、高い歩留りで作製でき、著しく延びた寿命をもつことができる。 - 特許庁

In each of the serial circuits, a pull-up resistor Ri is connected between the output end of an inverter Ai and the connection point of the capacitor Ci and the MOS-FET (Qi).例文帳に追加

直列回路のそれぞれにおいて、インバータＡiの出力端と、コンデンサＣiおよびＭＯＳ−ＦＥＴ（Ｑi）の接続点との間に、プルアップ抵抗器Ｒiが接続される。 - 特許庁

A comparator 20 compares a voltage drop Vs of the current detection resistor 32 with a reference voltage Vref, outputs a high-level signal when the voltage drop Vs is equal to or more than the reference voltage Vref, and turns on the MOS-FET 18.例文帳に追加

コンパレータ２０は、電流検出抵抗３２の電圧降下Ｖ_s と基準電圧Ｖ_ref とを比較して電圧降下Ｖ__s が基準電圧Ｖ_ref 以上になっている場合は、ハイレベルを出力し、ＭＯＳ−ＦＥＴ１８をオンする。 - 特許庁

A current limiter resistance 5 is connected between the heater, which is installed in line with the detecting element 2 of the threshold current oxygen sensor 1, and the power source line, and a power MOS-FET 6 is connected between the heater 3 and a grounding line.例文帳に追加

限界電流式酸素センサ１の検出素子２に添設されたヒータ３と電源ラインとの間には、電流制限抵抗５が接続され、ヒータ３と接地ラインとの間には、パワーＭＯＳ−ＦＥＴ６が接続されている。 - 特許庁