「Memory Cell」に関連した英語例文の一覧と使い方(50ページ目) - Weblio英語例文検索

An input/output means 6 for redundant memory cell being exclusive for input/output of data of a redundant memory cell space at the time of a test mode is provided in an input/output circuit 5 for test.例文帳に追加

テスト用入出力回路５に、テストモード時に冗長メモリセル空間のデータ入出力専用の冗長メモリセル用入出力手段６を設ける。 - 特許庁

To make it possible to secure a sufficient operating margin even if a memory cell is microstructured.例文帳に追加

メモリセルが微細化されても十分な動作マージンを確保できるようにすること。 - 特許庁

MAGNETO-RESISTANCE EFFECT TYPE ELEMENT AND MAGNETIC MEMORY CELL AND MAGNETIC HEAD USING THE SAME例文帳に追加

磁気抵抗効果型素子ならびにこれを用いた磁気記憶素子および磁気ヘッド - 特許庁

To provide a fit-in type flash memory cell structure which reduces manufacturing cost by simultaneously manufacturing a flash memory cell structure and a CMOS device on a substrate, and simplifies a manufacturing process.例文帳に追加

基板上にフラッシュメモリセル構造とＣＭＯＳ装置を同時に製作して製造コストを下げ、製造工程を簡素化する嵌入式フラッシュメモリセル構造を提供する。 - 特許庁

To provide a CAM cell of flash memory element operating stably even at a low voltage.例文帳に追加

低電圧でも安定的に動作するフラッシュメモリ素子のＣＡＭセルを提供する。 - 特許庁

To provide a semiconductor memory cell in which power consumption and a read time can be minimized.例文帳に追加

消費電力及び読出し時間を最小化する半導体メモリセルの提供。 - 特許庁

In a memory cell array 1, a memory cell range being a unit of data erasion is made one block, and assembly of one block to plurality of blocks is made one core and the plurality of cores are arranged.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

In a memory cell array 1, a plurality of cores are arranged, wherein a memory cell range used as a unit for data erasure is made one block, and a set of one or a plurality of blocks is made one core.例文帳に追加

メモリセルアレイ１は、データ消去の単位となるメモリセル範囲を１ブロックとし、１乃至複数のブロックの集合を１コアとして複数コアが配列される。 - 特許庁

Thereby, access for a plurality of memory cell arrays is performed without delay.例文帳に追加

これにより、複数のメモリセルアレイへのアクセスを遅延を生じさせることなく行う。 - 特許庁

To provide a flash memory element and an erasing method of a flash memory cell using the same which allow the erasing of a cell block unit and a page unit to be performed.例文帳に追加

セルブロック単位の消去及びページ単位の消去を行うことが可能なフラッシュメモリ素子及びこれを用いたフラッシュメモリセルの消去方法を提供する。 - 特許庁

Thus, the end memory cell mat 20 can be reduced in size as a whole.例文帳に追加

それにより、端メモリセルマット２０全体としては、面積を小さくすることができる。 - 特許庁

To adjust the threshold voltage of a transistor to desired values in a region other than a memory cell region and in the memory cell region by preventing a divot from being formed in a buried oxide film.例文帳に追加

埋め込み酸化膜にディボットが発生することを防ぎ、トランジスタのしきい値電圧をメモリセル領域外とメモリセル領域の両方において所望の値に調整する。 - 特許庁

To provide a refresh technology for stabilizing data holding in a phase change memory cell.例文帳に追加

相変化メモリセルにおけるデータ保持安定化のためのリフレッシュ技術を提供する。 - 特許庁

When a cell of new connection is inputted, a memory write control part 1 allocates the connection to a free area of the memory 2 for frame assembly and write the cell there.例文帳に追加

メモリ書込制御部１は、新たなコネクションのセルが入力された場合は、フレーム組立用メモリ２の空いている領域に、そのコネクションを割り当ててセルを書き込む。 - 特許庁

To provide a nonvolatile floating gate memory cell made by a trench of a semiconductor substrate.例文帳に追加

半導体基板のトレンチに作られる不揮発性フローティングゲートメモリセルを提供する。 - 特許庁

To prevent deterioration of a data holding property of a nonvolatile memory cell having a trap layer.例文帳に追加

トラップ層を有する不揮発性メモリセルのデータ保持特性の劣化を抑制する。 - 特許庁

To provide a semiconductor device in which a defective memory cell is easily replaced with a redundant memory cell, without setting a circuit condition by whether a fuse is cut down or not.例文帳に追加

ヒューズを切断するか否かで回路状態を設定することなく、不良メモリセルを冗長メモリセルに簡単に置換することができる半導体装置を提供する。 - 特許庁

To suppress signal delay in a memory cell array configuration having multi-divided bit lines.例文帳に追加

ビット線が多分割されたメモリセルアレイ構成においても、信号遅延を抑制する。 - 特許庁

Even if the gate TRs of a memory cell are kept turned off by applying an L to word lines 106, 107, etc., the L can be written as the data to the memory cell.例文帳に追加

このときに、ワード線１０６，１０７等にＬを与えてメモリセルのゲートトランジスタをオフ状態にしておいても、メモリセルにデータとしてＬを書き込むことができる。 - 特許庁

To provide a non-volatile semiconductor storage device in which dispersion of read-out current caused by a data state of a non-selection memory cell and a position of a selection memory cell is reduced.例文帳に追加

非選択メモリセルのデータ状態や選択メモリセルの位置による読み出し電流のばらつきを低減した不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a memory cell in a small composition area by composing the minimum number of transistors.例文帳に追加

メモリセルを、最小のトランジスタ数で構成し、小さな構成面積で実現する。 - 特許庁

Provided are an apparatus and a method for managing an array of multi-level cell (MLC) memory cells.例文帳に追加

マルチレベルセル（ＭＬＣ）メモリセルのアレイを管理するための装置および方法である。 - 特許庁

To provide a semiconductor memory device dispensing with a write-in circuit exclusive for a dummy cell.例文帳に追加

ダミーセル専用の書き込み回路が不要な半導体記憶装置を提供する。 - 特許庁

To provide a technology for preventing deterioration in the quality of a capacitor insulating film made of a ferrodielectric film of a FeRAM memory cell, and for improving the characteristics of the FeRAM memory cell.例文帳に追加

ＦｅＲＡＭメモリセルの強誘電体膜からなる容量絶縁膜の膜質の劣化を防止し、ＦｅＲＡＭメモリセルの特性を向上させる技術を提供する。 - 特許庁

To provide a non-volatile memory cell using a low-cost high-throughput printing technology.例文帳に追加

低コストで高スループットなプリント技術を使用した不揮発性メモリセルを提供する。 - 特許庁

A word line is connected respectively to each memory cell 13 in each sub-array 12.例文帳に追加

各サブアレイ１２内の、各メモリセル１３にはワード線ＷＬをそれぞれ接続する。 - 特許庁

To prevent breakdown of the storing state of a memory cell which is caused by exposure to electromagnetic waves.例文帳に追加

電磁波にさらされてメモリセルの記憶状態が破壊されることを防止する。 - 特許庁

When the mismatching state is determined, the write control section 102 is instructed so as to write data originally held by the memory cell to the memory cell which holds the data causing mismatching.例文帳に追加

整合が取れていないと判断すると、不整合となるデータを保持するメモリセルに、本来メモリセルが保持すべきデータを書き込むように、書込み制御部１０２に指示する。 - 特許庁

Further, at least a first NAND flash memory cell is connected to the first bit line portion, and at least a second NAND flash memory cell is connected to the second bit line portion.例文帳に追加

少なくとも第一のＮＡＮＤフラッシュメモリセルは第一のビットライン部分に接続され、少なくとも第二のＮＡＮＤフラッシュメモリセルは第二のビットライン部分に接続される。 - 特許庁

A memory cell that does not have a sufficient data storage characteristic is eliminated by determining whether the threshold value V_th of a transistor of a memory cell is in the allowable range.例文帳に追加

メモリセルのトランジスタのしきい値Ｖ_ｔｈが許容される範囲内にあるか否かを判定することにより、データ保持特性が十分でないメモリセルを排除する。 - 特許庁

To provide a non-volatilized memory cell, and a semiconductor device capable of reducing the operating currents of variable resistor elements and improving the reliability, and to provide a method of forming the nonvolatile memory cell.例文帳に追加

抵抗変化素子の動作電流を削減、信頼性を改善することが可能な不揮発メモリセル、半導体装置、および不揮発性メモリセルの形成方法を提供する。 - 特許庁

The first and the second blocks operate as the first and the second blocks for the physical memory cell individually, and collectively as additional blocks for the virtual memory cell.例文帳に追加

第１および第２ブロックは、それぞれ個別的に実際的メモリセルの第１および第２ブロックとして、そして結合的に仮想的メモリセルの追加的なブロックとして動作する。 - 特許庁

To provide a semiconductor memory device which reduces the impact of proximity inter-cell interference.例文帳に追加

近接セル間干渉の影響を低減した半導体記憶装置を提供する。 - 特許庁

To reinforce a signal which is obtained during a readout operation with reference to a magnetic memory cell.例文帳に追加

磁気メモリ・セルに対する読み取り操作中に得られる信号を増強する。 - 特許庁

A deep N-well 4 is formed in a memory cell Tr 50 region of a semiconductor substrate 1.例文帳に追加

半導体基板1のメモリセルTr50領域には、ディーフ゜Nウェル4が形成されている。 - 特許庁

To determine whether or not a semiconductor redundant memory cell is selected without requiring an input/output terminal for testing or a test circuit for a defective memory cell.例文帳に追加

テスト用の入出力端子や不良メモリセル用のテスト回路を必要とすることなく、半導体冗長メモリセルが選択されたか否かを判断できるようにする。 - 特許庁

Furthermore, it is possible to provide the uni-directional conductive path formed from the memory cell in the first plane to the memory cell in the second plane sharing the same bit line.例文帳に追加

さらに、第１のプレーン内のメモリセルから、同じビット線を共有する第２のプレーン内のメモリセルまで形成される単方向性の導電性経路を提供する。 - 特許庁

To provide a flash memory device, having stable operation without failures in read-out and having a profitable reference cell circuit, having sufficient margin when a memory cell is read out.例文帳に追加

読出し失敗することなく安定した動作を有し、メモリセルを読出すに際し十分なマージンを持った有利な基準セル回路を有するフラッシュメモリ装置を提供すること。 - 特許庁

When performing correction writing, the control circuit performs correction writing to the selected memory cell when the threshold voltage of the reference memory cell is a threshold voltage at an erasure level.例文帳に追加

制御回路は、補正書き込みに際し、参照メモリセルのしきい値電圧が消去レベルのしきい値電圧である場合に、選択メモリセルへの補正書き込みを行う。 - 特許庁

When data is written, polarization quantity of ternary or more is accumulated in one memory cell by varying voltage between a plate electrode of a memory cell capacitor and a storage node.例文帳に追加

データの書き込みの際に、メモリセルキャパシタのプレート電極とストレージノードの間の電圧を変えることにより、１メモリセルに３値以上の分極量を蓄積させる。 - 特許庁

To provide a semiconductor device having a nonvolatile memory cell of a high operation speed and a high rewrite cycle and a nonvolatile memory cell of high reliability.例文帳に追加

動作速度が速く、かつ書き換え可能な回数が多くい不揮発性メモリセルと、高い信頼性を有する不揮発性メモリセルとを有する半導体装置を提供する。 - 特許庁

A sense amplifier circuit which reads out data from a memory cell by one bit line is located and laid out in a space formed between memory cell array so as to utilize its area effectively.例文帳に追加

メモリセルからのデータを１本のビット線により読み出すセンスアンプ回路をメモリセルアレイの中間にできるスペースに配置レイアウトすることで面積の有効活用が図られる。 - 特許庁

Memory cell data transferred to the sense amplifier side is amplified by an ordinary method thereafter.例文帳に追加

センスアンプ側に転送されたメモリセルデータはその後通常の方法で増幅される。 - 特許庁

The word line decoder 103 changes the address of each memory cell constituting the memory cell array 101 by this information, and reverses a writing order at the time of writing operation.例文帳に追加

ワード線デコーダ１０３はこの情報によってメモリセルアレイ１０１を構成する各メモリセルのアドレスを変更し、書き込み動作時の書き込み順を反転させることができる。 - 特許庁

A data latch circuit 100 holds data read out from a memory cell group in a memory cell array 106 specified by a row address included in an address ADDU in a read-mode.例文帳に追加

データラッチ回路１１０は、リードモードにおいて、アドレスＡＤＤＵに含まれる行アドレスで指定されるメモリセルアレイ１０６内のメモリセル群から読み出されたデータを保持する。 - 特許庁