「Memory Cell」に関連した英語例文の一覧と使い方(49ページ目) - Weblio英語例文検索

As a result, the voltages for programming to and erasing from the memory cell are reduced lower.例文帳に追加

その結果、メモリーセルを書き込みおよび消去するための電圧はより低くなる。 - 特許庁

NON-VOLATILE MEMORY CELL STRUCTURE HAVING ELECTRIC CHARGE TRAP FILM AND MANUFACTURING METHOD OF THE SAME例文帳に追加

電荷トラップ膜を有する不揮発性メモリセル構造物及びその製造方法 - 特許庁

METHOD OF MANUFACTURING NONVOLATILE MEMORY ELEMENT HAVING SIDEWALL GATES AND SONOS CELL STRUCTURE例文帳に追加

側壁ゲートとＳＯＮＯＳセル構造を有する不揮発性メモリ素子の製造方法 - 特許庁

To propose a ferroelectric memory having a small cell size and capable of low voltage operation.例文帳に追加

低電圧動作が可能でセルサイズが小さい強誘電体メモリを提案する。 - 特許庁

A memory cell in which threshold voltage in the non-selection block BLOCK1 is low state is turned on, and a channel layer formed on the memory cell being turned on is made reference voltage 0 V.例文帳に追加

上記非選択ブロックBLOCK1内のしきい値電圧が低い状態のメモリセルがオンして、そのオンしたメモリセルに形成されたチャネル層が基準電圧０Ｖとなるようにする。 - 特許庁

To perform quickly equivalent verification among a plurality of memory cell transistors.例文帳に追加

複数のメモリセルトランジスタ間で同等の検証を素早く行うことを可能とする。 - 特許庁

When the reference current is smaller than the memory cell current, the bit line voltage decreases.例文帳に追加

基準電流がメモリセル電流よりも小さい場合、ビット線電圧は低下する。 - 特許庁

To provide a memory cell resistive state sensing circuit capable of reliably and also inexpensively sensing the resistive state of a memory cell in an MRAM device.例文帳に追加

ＭＲＡＭデバイス中のメモリセルの抵抗状態を信頼性よくかつ低コストで感知することができるようなメモリセル抵抗状態感知回路を提供すること。 - 特許庁

A redundant memory cell 10 is a redundant memory cell in which a control gate and a drain are connected to a wiring being different from plural word lines and plural bit lines.例文帳に追加

冗長メモリセル１０は、コントロールゲート及びドレインが前記複数のワード線及び前記複数のビット線とは異なる配線に接続された冗長メモリセルである。 - 特許庁

For this memory cell, a data register array 15 is provided inside a RAM provided with a memory cell group 1, and data corresponding to different ROW addresses are held simultaneously and accessed on a register.例文帳に追加

メモリセル群１を有するＲＡＭ内にデータレジスタアレイ１５を設け、同時に異なるＲＯＷアドレスに対応するデータを保持し、レジスタ上でアクセスすることを可能とする。 - 特許庁

A semiconductor device comprises memory cell arrays, each of which comprises memory cell mats including a word line and a bit line, a sub-word driver circuit, and a first control part for controlling the sub-word driver circuit.例文帳に追加

半導体装置は、ワード線及びビット線を含むメモリセルマットと、サブワードドライバ回路と、サブワードドライバ回路を制御する第１制御部と、を有するメモリセルアレイを備える。 - 特許庁

With this structure, the occupied area of the memory cell can be reduced.例文帳に追加

この構造とすることにより、メモリセルの占有面積を小さくすることができた。 - 特許庁

To solve such a problem that increment of a rewriting time and deterioration of reliability are caused by occurrence of variation of rewriting speed in accordance with a position of a memory cell in a nonvolatile memory cell array.例文帳に追加

不揮発性メモリセルアレイ内のメモリセル位置に応じて書き換え速度のばらつきが発生することで、書き換え時間の増大や、信頼性の悪化が起こる。 - 特許庁

When the power-interruption notification is transmitted, after the completion of reading data from a memory cell to a sense amplifier circuit, data held in the sense amplifier circuit is written back to the memory cell.例文帳に追加

電源ダウンが通知されると、メモリセルからセンスアンプ回路へのデータ読み出しが終了するのを待ってから、センスアンプ回路に保持されているデータをメモリセルへ書き戻す。 - 特許庁

To provide a method for preparing a memory cell of computer for data writing operation.例文帳に追加

コンピュータ・メモリセルを、データ書込み動作に対して準備する方法を提供する。 - 特許庁

METHOD FOR CONTROLLING NONVOLATILE SEMICONDUCTOR STORAGE CELL, AND NONVOLATILE SEMICONDUCTOR MEMORY例文帳に追加

不揮発性半導体記憶セルの制御方法、および不揮発性半導体記憶装置 - 特許庁

To provide a detection device for a defective cell of a semiconductor memory and its method.例文帳に追加

半導体メモリ装置の欠陥セル検出装置及びその方法を提供する。 - 特許庁

The semiconductor device includes a memory cell region in which a plurality of magnetoresistive elements MRD are arranged, and a peripheral circuit region arranged around the memory cell region in top view.例文帳に追加

磁気抵抗素子ＭＲＤが複数配置されたメモリセル領域と、平面視においてメモリセル領域の周囲に配置された周辺回路領域とを備える。 - 特許庁

In the device there is provided with a memory cell array 300 having word lines and bit lines with fixed pitches.例文帳に追加

不変ピッチのワード線及びビット線を持つメモリ・セル・アレイ（３００）を開示した。 - 特許庁

The plurality of memory cell arrays are divided and disposed in first and second regions.例文帳に追加

複数のメモリセルアレイは第１領域と第２領域に分割して配置される。 - 特許庁

To provide a non-volatile memory device having a cell diode and a method of fabricating the same.例文帳に追加

セルダイオードを備えた不揮発性メモリ素子及びその製造方法を提供する。 - 特許庁

The detection window of the memory cell is significantly improved by this read operation.例文帳に追加

前記メモリセルの検出ウィンドウが、本読出し動作によって大幅に改善される。 - 特許庁

At rewriting of data of a memory cell, rewriting frequency data of a selected memory cell is transferred to a EW frequency sense latch section (22) and latched, and transferred to an EW frequency counter (10).例文帳に追加

メモリセルのデータ書換時、ＥＷ回数センスラッチ部（２２）に、選択メモリセルの書換回数データを転送してラッチし、ＥＷ回数カウンタ（１０）に転送する。 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY UNIT WITH BIT LINE EXTENDING IN ONE DIRECTION ON CELL ARRAY例文帳に追加

セルアレイの一方向に延在するビットラインを有する不揮発性半導体メモリ装置 - 特許庁

A means 20 is provided to add the levels stored in the columns of the first memory cell matrix with the levels stored in the corresponding columns of the second memory cell matrix.例文帳に追加

手段２０は、第１のメモリセルマトリックスの列に蓄積されたレベルを、第２のメモリセルマトリックスの対応する列に蓄積されたレベルと加算するように設けられている。 - 特許庁

An n type ion is implanted to a memory cell transistor 110 in an on-state, and a p type ion is implanted to at least a part of a memory cell transistor 120 in an off-state.例文帳に追加

オン状態のメモリセルトランジスタ１１０にｎ型イオンが注入されており、オフ状態のメモリセルトランジスタ１２０の少なくとも一部にｐ型イオンが注入されている。 - 特許庁

According to an embodiment, a nonvolatile semiconductor storage device comprises a memory cell array part and a contact part apposed with the memory cell array part in a first plane.例文帳に追加

実施形態によれば、メモリセルアレイ部と、第１平面内においてメモリセルアレイ部と並置されたコンタクト部と、を備えた不揮発性半導体記憶装置が提供される。 - 特許庁

To provide a non-volatile memory cell having a floating gate and its forming method.例文帳に追加

フローティングゲートを有する不揮発性記憶セル及びその形成方法を提供する。 - 特許庁

Accordingly, when a data corresponding to the power-supply potential of the bit line is written in a memory cell, a short circuit with the bit line of the word line corresponding to the memory cell is decided.例文帳に追加

その結果、ビット線の電源電位に対応するデータがメモリセルに書き込まれた場合は、そのメモリセルに対応するワード線がビット線と短絡していると判断する。 - 特許庁

An address control circuit 33 couples the input bank selection address to the in-bank address and forms a memory-cell array address designating a certain position inside the memory-cell address 21.例文帳に追加

アドレス制御回路３３は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ２１内の任意の位置を指定するメモリセルアレイアドレスを形成する。 - 特許庁

A memory cell array 1 is configured by disposing a memory cell MC including one pair of cross-connected inverters INV1 and INV2 at each intersection of word lines WL and bit lines BL, /BL.例文帳に追加

メモリセルアレイ１は、一対のインバータＩＮＶ１、ＩＮＶ２を交差接続してなるメモリセルＭＣをワード線ＷＬとビット線対ＢＬ、／ＢＬとの交点に配列してなる。 - 特許庁

CONTROL METHOD, CONTROL PROGRAM, MEMORY CELL AND CONTROLLER FOR TECHNICAL PROCESS INSIDE VEHICLE例文帳に追加

車両内の技術的プロセスの制御方法，制御プログラム，メモリ素子，制御装置 - 特許庁

To provide a semiconductor device having a nonvolatile memory cell which has a floating gate and does not have a control gate, wherein readout characteristics of the nonvolatile memory cell are drastically improved.例文帳に追加

浮遊ゲートをもち制御ゲートを備えていない不揮発性メモリセルを備えた半導体装置において、その不揮発性メモリセルの読出し特性を飛躍的に改善する。 - 特許庁

As CHE second erase-operation can be performed only for a depleted memory cell, rise of threshold voltage of a memory cell being not depleted can be prevented.例文帳に追加

デプレション化メモリセルに対してのみ，ＣＨＥセカンドイレース動作を実施することができるので，デプレション化していないメモリセルのしきい値電圧の上昇を防ぐことができる - 特許庁

When the memory cell is formed using a finned FET and a finned capacitor, memory cell density can be increased significantly as compared with the conventional planar capacitor arrangement.例文帳に追加

フィンＦＥＴとフィン・キャパシタとを用いてメモリ・セルを形成することにより、メモリ・セル密度を従来のプレーナ・キャパシタ構成よりも著しく増大させることができる。 - 特許庁

After a thermal oxidation film is formed in the peripheral circuit region RA and the memory cell region by first time thermal oxidation processing , the thermal oxidation film located in the memory cell region is removed.例文帳に追加

１回目の熱酸化処理により周辺回路領域ＲＡとメモリセル領域に熱酸化膜が形成された後、メモリセル領域に位置する熱酸化膜が除去される。 - 特許庁

The magnetic storage contains a memory cell array arranging magnetoresistance-effect elements in a line.例文帳に追加

磁気記憶装置は、磁気抵抗効果素子を行列に配置したメモリセルアレイを含む。 - 特許庁

A nonvolatile memory cell MC and a peripheral circuit MOS transistor Q are formed on a silicon substrate 11, and a first interlayer insulating film 31 is formed on the memory cell MC and the transistor Q.例文帳に追加

シリコン基板１１に不揮発性メモリセルＭＣと周辺回路ＭＯＳトランジスタＱが形成され、この上に第１の層間絶縁膜３１が形成される。 - 特許庁

A memory cell array 30 is divided into a plurality of banks along a row direction.例文帳に追加

本発明のメモリセルアレイ３０は、列方向に沿って複数のバンクに分割される。 - 特許庁

Consequently, the TAT is sped up so that delay time is shortened by reducing logic steps to the tag memory cell and the data memory cell when indicated with a logic circuit.例文帳に追加

これにより、論理回路で表した場合のタグメモリセル、及びデ−タメモリセルまでの論理段数を削減して遅延時間を短縮することでＴＡＴを高速化する。 - 特許庁

A refresh address generating means 5 outputs an address signal indicating a memory cell group 1.例文帳に追加

リフレッシュアドレス発生手段５はメモリセル群１を示すアドレス信号を出力する。 - 特許庁

To prevent lowering in a reading margin when reading data written in a memory cell.例文帳に追加

メモリセルに書き込まれたデータを読み出すときの読み出しマージンの低下を防止する。 - 特許庁

To provide a method of shaping a phase-change layer in a phase change memory cell.例文帳に追加

本発明は、相変化メモリセルにおける相変化層の成形方法を提供する。 - 特許庁

To realize a duplicated processor device which can detect the stack failure of a memory cell in a shorter period of time after the stack failure occurs even if the memory cell does not usually vary.例文帳に追加

通常時変動しないメモリセルであっても、メモリセルのスタック故障を故障発生からより短時間に検出することができる二重化プロセッサ装置を実現する。 - 特許庁

To provide a non-volatile semiconductor storage that improves the performance and reliability of a memory cell and at the same time can reduce the size of the memory cell, and to provide a method for manufacturing the non-volatile semiconductor storage.例文帳に追加

メモリセルの性能や信頼性を向上しながらメモリセルの縮小化を行なえる不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁