「Memory Cell」に関連した英語例文の一覧と使い方(54ページ目) - Weblio英語例文検索

To enable detecting a memory cell of which characteristics are varied irregularly when writing-in and erasing data of a nonvolatile semiconductor memory.例文帳に追加

不揮発性半導体メモリ装置へのデータ書き込み及び消去時にイレギュラーに変動するメモリセルを検出可能にする。 - 特許庁

To reduce resistance of a source diffusion layer, without having to increase the pattern area of a memory cell of a nonvolatile semiconductor memory device.例文帳に追加

不揮発性半導体記憶装置のメモリセルのパターン面積の増大を伴なうことなくソース拡散層の低抵抗化を行う。 - 特許庁

To provide an OTP cell having improved reliability of simple drive, decreased power consumption and a decreased cell size, and provide a memory device.例文帳に追加

簡単かつ信頼性の高い駆動を有し、また、低い消費電力及び小面積のＯＴＰセル及びメモリ装置に関する。 - 特許庁

To provide a nonvolatile memory obtained by tracking the threshold voltage characteristic of reference-side cell transistors to the characteristic of a core-side cell transistor.例文帳に追加

レファレンス側セルトランジスタの閾値電圧特性をコア側セルトランジスタの特性にトラッキングさせた不揮発性メモリを提供する - 特許庁

To provide a memory device having bit line equalizer in a cell array, and a method for arranging a bit line equalizer in a cell array.例文帳に追加

セルアレイにビットライン均等化部を備えたメモリ装置及びビットライン均等化部をセルアレイに配置する方法を提供する。 - 特許庁

After detecting an abnormal cell, it is detected whether a memory cell considered as normal is over-erased or not.例文帳に追加

異常セルを検出した後、正常とみなされたメモリセルに対して、過消去不良を起こしているか否かを検出する。 - 特許庁

A potential of the bit line connected to a cell to be accessed is amplified by the sense amplifier when the access circuit 150A accesses the memory cell.例文帳に追加

アクセス回路１５０Ａのアクセスに伴ってアクセス対象セルに接続されたビット線の電位がセンスアンプによって増幅される。 - 特許庁

The MMC writes a data demanded to be written on memory devices of both cell board 1a and cell board for exchange 1a'.例文帳に追加

ＭＭＣはコピー中の書き込み要求に対しては、セルボード１ａと交換用セルボード１ａ’との両方のメモリに書き込む。 - 特許庁

The second comparator receives a high reference voltage and the cell voltage of the memory cell, and outputs a second value in accordance with this.例文帳に追加

第２の比較器は、高い基準電圧と、前記メモリセルのセル電圧とを受信し、これに応じて第２の値を出力する。 - 特許庁

The first comparator receives a low reference voltage and the cell voltage of the memory cell, and outputs a first value in accordance with this.例文帳に追加

第１の比較器は、低い基準電圧と、前記メモリセルのセル電圧とを受信し、これに応じて第１の値を出力する。 - 特許庁

To achieve a cell configuration that ensures a dielectric strength of each memory cell in the case of microfabrication, and controls a minute threshold distribution.例文帳に追加

微細化した場合でもメモリセルの絶縁耐圧を確保し精密なしきい値分布を制御可能なセル構造を実現する。 - 特許庁

In this case, the other ends 32 of the memory cell capacitances 16, 21 and other ends 33 of the reference cell capacitances 8, 15 are electrically separated.例文帳に追加

ここで、メモリセル容量１６、２１の他端３２と参照セル容量８、１５の他端３３は、電気的に分離されている。 - 特許庁

To provide a thin film magnetic storage device which can perform read data using a dummy cell constituted in the same way as a regular memory cell.例文帳に追加

正規メモリセルと同様に構成されたダミーセルを用いてデータ読出を実行可能な薄膜磁性体記憶装置を提供する。 - 特許庁

The cell has a smaller size and advantageously usable in memory devices having a high cell density array.例文帳に追加

本明細書で開示されるセルは、サイズがより小さく、高セル密度アレイを有するメモリ装置において有利に用いることができる。 - 特許庁

When the potential of the source line SL0 is controlled to the second voltage, a cell current smaller than a reference current flows into the memory cell.例文帳に追加

ソース線ＳＬ０の電位が第２の電圧に制御されたとき、メモリセルには、参照電流より少ないセル電流が流れる。 - 特許庁

Also, a NMOS transistor MN1 is turned off directly before latch of cell data by the sense amplifier, and a memory cell part is separated from a sense amplifier part.例文帳に追加

なお、センスアンプでセルデータをラッチ直前にＮＭＯＳトランジスタＭＮ１をオフして、メモリセル部とセンスアンプ部とを切り離す。 - 特許庁

Thereby, charging current to the floating capacity of the dummy cell from the virtual ground type memory cell array region and geneation of leak current can be prevented.例文帳に追加

仮想接地型メモリセルアレイ領域からダミーセルの浮遊容量への充電電流やリーク電流の発生を防止する。 - 特許庁

To provide a new weak cell detecting and correcting method detecting and correcting a weakly programmed cell in a nonvolatile memory device.例文帳に追加

不揮発性メモリデバイスにおけるプログラミングが弱いメモリセルを検出し、補正する新規な弱いセル検出補正方法を提供する。 - 特許庁

In the PROM region PA, the PROM cell of the same configuration as the configuration of the normal memory cell is coupled to a redundancy sub bit line RSB.例文帳に追加

ＰＲＯＭ領域ＰＡでは、正規メモリセルと同構成のＰＲＯＭセルが冗長サブビット線ＲＳＢに結合される。 - 特許庁

In this case, word lines of the regular memory cell MC is inactivated prior to the word lines of the dummy cell DMC.例文帳に追加

この場合、正規メモリセルＭＣのワード線の非活性化をダミーセルＤＭＣのワード線の非活性化よりも先行的に実施する。 - 特許庁

That is, same design as the memory cell can be applied for the magnetic storage part or the like, and the efficient program cell can be arranged.例文帳に追加

すなわち磁気記憶部等についてはメモリセルと同様の設計が可能であり、効率的なプログラムセルを設けることができる。 - 特許庁

In this case, the internal address is an address which is at least one-clock antecedent to an address of a memory cell of a normal cell array to be repaired.例文帳に追加

この際、内蔵アドレスは、リペアしようとするノーマルセルアレイのメモリセルのアドレスより少なくとも１クロック以前のアドレスである。 - 特許庁

Each redundant cell array 201 is provided with a redundant sense amplifier circuit 105 other than a sense amplifier circuit 103 of the memory cell array 101.例文帳に追加

メモリセルアレイ１０１のセンスアンプ回路１０３とは別に各冗長セルアレイ２０１に冗長センスアンプ回路１０５を備える。 - 特許庁

The device is provided with a memory cell array 1a for echo signal which shares a word line with the normal cell array 1 and in which an expected value pattern is written.例文帳に追加

ノーマルセルアレイ１とワード線を共有して期待値パターンが書き込まれるエコー信号用メモリセルアレイ１ａが設けられる。 - 特許庁

To provide a semiconductor storage device capable of enhancing reliability of a memory cell.例文帳に追加

実施形態は、メモリセルの信頼性を向上可能な半導体記憶装置を提供する。 - 特許庁

The memory core also includes a core cell electrically connected with the word line and the bit line.例文帳に追加

メモリコアは、また、ワード線およびビット線に電気的に接続されたコアセルを備えている。 - 特許庁

A memory cell includes a source region and a drain region separated by a channel region.例文帳に追加

本メモリセルはチャネル領域で分離されたソース領域及びドレイン領域を備える。 - 特許庁

To provide a high density, bidirectional reading/programming nonvolatile memory cell and its array.例文帳に追加

高密度な双方向性読出し／プログラム不揮発性メモリセル及び配列を提供する。 - 特許庁

The sense amplifier of the memory cell corresponding to the overlappingly selected bitline is disabled.例文帳に追加

前記重複して選択されるビットラインに対応するメモリセルのセンスアンプをディスエーブルさせる。 - 特許庁

This MRAM provided with a bit line pair 4/5, a word line 3 and the memory cell 2 is used.例文帳に追加

ビット線対４・５とワード線３とメモリセル２とを備えるＭＲＡＭを用いる。 - 特許庁

To achieve micronization/higher integration/easiness in working of a memory cell transistor by decreasing aspect ratio.例文帳に追加

アスペクト比を低減し、メモリセルトランジスタの微細化・高集積化・加工容易性を実現する。 - 特許庁

The internal data bus lines are arranged so as to extend in the column direction across the memory cell.例文帳に追加

内部データバス線はメモリセル上を渡って列方向に延在するように配置される。 - 特許庁

In first to third memory sub-arrays 11A-11c excluding a forth memory sub-array 11D, cell columns of 64 columns accessed by column lines respectively are arranged, cell columns of 65 columns including a redundant cell column 11a is arranged only in the forth memory sub-array 11D.例文帳に追加

第４のメモリサブアレイ１１Ｄを除く第１〜第３のメモリサブアレイ１１Ａ〜１１Ｃは、それぞれカラム線によりアクセスされる６４列分のセル列が配置され、第４のメモリサブアレイ１１Ｄにのみ、冗長セル列１１ａを含む６５列分のセル列が配置されている。 - 特許庁

To provide a nonvolatile magnetic memory cell and a storage circuit block employing the same.例文帳に追加

本発明は、不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロックを提供する。 - 特許庁

The first and the second banks include at least a train of one fixed code injection memory cell.例文帳に追加

第１及び第２のバンクは少なくとも１つの固定コード注入メモリセルの列を含む。 - 特許庁

This device comprises a memory cell unit including a memory cell transistor, comprising a layered structure of floating gates (5, 11) and control gates (14), and the selective gate transistor where one side (23) of a source/ drain diffusion layer region is connected to a bit line or a source line and the other side (24) is connected to the memory cell unit.例文帳に追加

浮遊ゲート(5,11)と制御ゲート(14)との積層構造を有するメモリセルトランジスタを含むメモリセルユニットと、ソース／ドレイン拡散層領域の一方(23)がビット線またはソース線に接続され、他方(24)がメモリセルユニットに接続された選択ゲートトランジスタとを具備する。 - 特許庁

The plurality of repeating units have at least one memory cell which is not adjacent to the connection section.例文帳に追加

複数の繰返単位は、つなぎ部に隣接しないメモリセルを少なくとも１つ有する。 - 特許庁

A system and a method by which a state of a memory cell can be discriminated more accurately are explained.例文帳に追加

メモリセルの状態をいっそう正確に判定できるシステム及び方法が説明される。 - 特許庁

The data storage device (10) comprising a new resistive cross point memory cell array (12) and a manufacturing method therefor are provided.例文帳に追加

新規な抵抗性交点メモリセルアレイ(12)を含むデータ記憶デバイス(10)とその製造方法。 - 特許庁

To provide a semiconductor device capable of reducing sizes of a memory cell and a sense amplifier.例文帳に追加

メモリセル及びセンスアンプのサイズを小さくすることができる半導体装置を提供する。 - 特許庁

A bit line BL and a current feedback wiring RL are arranged for each memory cell column.例文帳に追加

各メモリセル列ごとに、ビット線ＢＬおよび電流帰還配線ＲＬが配置される。 - 特許庁

A semiconductor device comprises a memory cell of a SRAM and has a p-type well region W20.例文帳に追加

半導体装置は、ＳＲＡＭのメモリセルを備え、ｐ型ウエル領域Ｗ２０を有する。 - 特許庁

Then the memory cell is heated to the second temperature higher than the first temperature.例文帳に追加

そして、メモリセルは前記第１温度より高い温度である第２温度に加熱される。 - 特許庁

On either side of the memory cell gate 2, a source region 3 and a drain region 4 are formed.例文帳に追加

メモリセルゲート２の両側に、ソース領域３およびドレイン領域４を形成する。 - 特許庁

REDUNDANCY CIRCUITS OF MEMORY DEVICES HAVING TWIST BITLINE SCHEME AND METHOD OF REPAIRING DEFECTIVE CELL例文帳に追加

ツイストビットライン構造を有するメモリ装置の冗長回路及び不良セルの救済方法 - 特許庁