「Memory Cell」に関連した英語例文の一覧と使い方(56ページ目) - Weblio英語例文検索

At least one of the dummy word line and the dummy bit line is disposed outside the memory cell array.例文帳に追加

ダミーワード線及びダミービット線の少なくとも１つはメモリセルアレイの外部に配置される。 - 特許庁

MAPPING INFORMATION MANAGEMENT APPARATUS AND METHOD FOR NONVOLATILE MEMORY SUPPORTING DIFFERENT CELL TYPES例文帳に追加

異種セルタイプを支援する不揮発性メモリのためのマッピング情報管理装置および方法 - 特許庁

The memory cell MC includes a flip-flop FF consisting of 1st and 2nd inverters 150, 152.例文帳に追加

メモリセルＭＣは、第１及び第２のインバータ１５０、１５２からなるフリップフロップＦＦを含む。 - 特許庁

A memory cell includes a first and second inverters, and a first and second transfer transistors.例文帳に追加

メモリセルが、第１及び第２のインバータ、及び第１及び第２の転送トランジスタを含む。 - 特許庁

To reduce the layout area of a semiconductor storage device accessing a memory cell string selectively.例文帳に追加

メモリセル列に選択的にアクセスする半導体記憶装置のレイアウト面積を小さくする。 - 特許庁

Different sub decode signals are supplied to respective blocks BL_1-BL_m, constituting a memory cell array.例文帳に追加

メモリセルアレイを構成している各ブロックＢＬ_1〜ＢＬ_mに異なるサブデコード信号を供給する。 - 特許庁

At the time t02, a memory cell plate line CP is made to be Vcpw and voltages V111, V113 are increased to Vcpw.例文帳に追加

時刻ｔ02に、メモリセルプレート線ＣＰをＶcpwとして電圧Ｖ111、Ｖ113をＶcpwに昇圧する。 - 特許庁

To provide a magnetic storage device which contributes to size reduction by making the size of a memory cell smaller.例文帳に追加

メモリセルのサイズをより小さくして、小型化に寄与する磁気記憶装置を提供する。 - 特許庁

The internal data bus line is arranged so as to extend to a column direction across the memory cell.例文帳に追加

内部データバス線はメモリセル上を渡って列方向に延在するように配置される。 - 特許庁

To provide a thin film magnetic storage device having a redundant configuration to efficiently replace and repair both of a normal MTJ (Magnetic Tunnel Junction) memory cell for storing data, and a dummy memory cell prepared to be compared with the normal MTJ memory cell when reading data.例文帳に追加

データ記憶を実行する正規のＭＴＪメモリセルおよび、データ読出時に正規のＭＴＪメモリセルの比較対象として設けられるダミーメモリセルの両方を効率的に置換救済可能な冗長構成を備えた薄膜磁性体記憶装置を提供する。 - 特許庁

Furthermore, the area of the memory cell can be reduced without reducing the coupling ratio.例文帳に追加

また、カップリング比を低下することなく、メモリセルの面積を縮小することが可能になる。 - 特許庁

To obtain a multi-dimension access memory cell having plural write-in and read-out access ports.例文帳に追加

複数の書き込みおよび読み取りアクセスポートを有する多元アクセスメモリーセルを提供する。 - 特許庁

The channel in the bypass is a current supply path when reading the cells in the memory cell part.例文帳に追加

バイパス部のチャネルは、メモリセル部のセルを読み出すときの電流供給経路となる。 - 特許庁

This allows the gate 2a to be shifted toward the center of the memory cell region C.例文帳に追加

これにより、ゲート２ａをメモリセル領域Ｃの中心方向にシフトさせることができる。 - 特許庁

Consequently, it is possible to reduce the size of the memory cell region C in a long side direction.例文帳に追加

従って、メモリセル領域Ｃの長辺方向の寸法を縮小させることができる。 - 特許庁

To enable a specified memory cell region to be cleared by one cycle of a write-in operation access cycle.例文帳に追加

指定されたメモリセル領域を書き込み動作アクセスサイクルの１サイクルでクリアする。 - 特許庁

Therefore, it is possible to reduce the size of a memory cell region C in a short side direction.例文帳に追加

従って、メモリセル領域Ｃの短辺方向の寸法を縮小させることができる。 - 特許庁

Thereby, stress applied to the flash memory cell is relaxed and rewrite tolerance is improved.例文帳に追加

それにより、フラッシュメモリセルに印加されるストレスは緩和され、書き換え耐性は向上する。 - 特許庁

To provide a memory cell etc., capable of preventing data from being lost during power on.例文帳に追加

パワーオン時にデータが失われることを防止することができるメモリセル等を提供する。 - 特許庁

To enable the microfabrication of a semiconductor device, and to achieve stable memory cell characteristics.例文帳に追加

半導体装置の微細化を実現すると同時に、安定したメモリセル特性を実現する。 - 特許庁

A memory cell is configured by a combination of a p-MOSFET 20 and an n-MOSFET 22.例文帳に追加

メモリセルをｐ−ＭＯＳＦＥＴ２０とｎ−ＭＯＳＦＥＴ２２との組で構成する。 - 特許庁

To reduce the use of memory for analysis of a particle behavior using a cell method.例文帳に追加

セル法を適用して粒子挙動解析を行なう際に、メモリ使用量を低減する。 - 特許庁

In a state wherein a silicon nitride film is used as a charge-trap film of each of memory cells MS arranged in a matrix in a memory cell array 1. silicon oxide films are used as gate insulating films of selection transistors SG1, SG2 included in a NAND cell MS together with the memory cell MC.例文帳に追加

メモリセルアレイ１にマトリクス状に配置されたメモリセルＭＣのチャージトラップ膜として、シリコン窒化膜を用いた上で、メモリセルＭＣとともにＮＡＮＤセルＭＳに含まれる選択トランジスタＳＧ１、ＳＧ２のゲート絶縁膜として、シリコン酸窒化膜を用いる。 - 特許庁

To provide an improved circuit and a method for testing deterioration of a ferroelectric memory cell.例文帳に追加

強誘電体メモリセルの劣化をテストする改良した回路及び方法を提供する。 - 特許庁

By this resistance control, the PMOS transistor 15m makes output from the memory cell array 16m as voltage and can input it to a sense amplifier circuit 18 so that degradation of threshold voltage difference of the memory cell of the memory cell array 16m due to repetition of rewriting operation is corrected.例文帳に追加

この抵抗制御により、ＰＭＯＳトランジスタ１５ｍは、書き換え動作の繰り返しによるメモリセルアレイ１６ｍのメモリセルの閾値電圧差の低下を補正するように、メモリセルアレイ１６ｍからの出力を電圧にして、センスアンプ回路１８に入力できる。 - 特許庁

To improve data holding characteristics without increasing the size of a latch part of a latch type memory cell.例文帳に追加

ラッチ型メモリセルのラッチ部のサイズを増大させることなく、データ保持特性を改善する。 - 特許庁

The MCAM cell may contain a second memory for storing a mask value.例文帳に追加

ＭＣＡＭセルはマスク値を格納するための第二メモリを包含することが可能である。 - 特許庁

A value stored in a memory cell B2000 is referenced through bit lines B621 and 622.例文帳に追加

メモリセルＢ２０００に保持された値はビット線Ｂ６２１および６２２から参照される。 - 特許庁

To manufacture a high-resistance element in a chip, having a memory cell transistor by using a constituent member thereof.例文帳に追加

メモリセルトランジスタを有するチップ中にその構成部材を用いて高抵抗素子を作る。 - 特許庁

To provide a semiconductor memory device having a test function for surely detecting a defective memory cell, of which the capacity value of a capacitor in a memory cell is lower for a standard range, since the possibility of causing a defective cell becomes high, as increase in the capacity proceeds in the future.例文帳に追加

今後大容量化が進むに連れて不良セルを生む可能性も高くなるため、メモリセルにおけるコンデンサの容量値が規格範囲に対して低い不良メモリセルを確実に検出するテスト機能を有する半導体記憶装置を提供する。 - 特許庁

A second switch is brought into conduction during the read period to a bit line provided on a side opposite to a first non-selected multilevel memory cell and connected to a second non-selected multilevel memory cell adjacent to the first non-selected multilevel memory cell sharing the bit line to which the drain is connected.例文帳に追加

ドレインが接続されるビット線を共有する第１の非選択多値メモリセルに隣接する第２の非選択多値メモリセルに接続される第１の非選択多値メモリセルと反対側のビット線に対しては、第２スイッチが読み出し期間中導通する。 - 特許庁

To change the magnetic direction of the reference layer of a magnetic memory cell by a small magnetic field.例文帳に追加

磁気メモリセルの基準層の磁気的向きを小さな磁界で変更できるようにすること。 - 特許庁

Two memory transistors are formed in three-dimesional form at the step and the cell area is very small.例文帳に追加

段差に３次元的に２メモリトランジスタが形成され、セル面積が極めて小さい。 - 特許庁

The difference of the level in a capacitor is removed by constituting a memory cell capacitor into planar capacitor structure.例文帳に追加

メモリセルキャパシタをプレーナ型キャパシタ構造とすることにより、キャパシタ段差をなくす。 - 特許庁

To provide a ferroelectric memory of which the operating speed is high and a unit cell size is small.例文帳に追加

動作速度が速くかつ単位セルサイズの小さい強誘電体メモリを提供する。 - 特許庁

The memory cell portion (a) and control gate portion (b) are insulated and separated by an element separation layer 30.例文帳に追加

メモリセル部ａとコントロールゲート部ｂは、素子分離層３０によって絶縁分離される。 - 特許庁

A semiconductor memory device 50 includes a PMOS sense circuit 1, an NMOS sense circuit 2, a precharge circuit 3, a dummy cell circuit 4, a column selection circuit 5, a separation circuit 6, a memory cell array MCA 1, a memory cell array MCA 2, and Nch MOS transistors NT 1 to 6.例文帳に追加

半導体記憶装置５０には、ＰＭＯＳセンス回路１、ＮＭＯＳセンス回路２、プリチャージ回路３、ダミーセル回路４、カラム選択回路５、切り離し回路６、メモリセルアレイＭＣＡ１、メモリセルアレイＭＣＡ２、及びＮｃｈ ＭＯＳトランジスタＮＴ１乃至６が設けられる。 - 特許庁

To provide an integrated circuit with a memory cell array and a method for forming the same.例文帳に追加

メモリセルアレイを備えた集積回路、および集積回路の形成方法を提供する。 - 特許庁

The resistance value of the first resistive interconnection (21) depends on data stored onto the first memory cell (MC2).例文帳に追加

第１抵抗配線（２１）の抵抗値は、第１メモリセル（ＭＣ２）のデータに依存する。 - 特許庁

A voltage generation circuit varies a potential supplied to a word line of a memory cell.例文帳に追加

電圧生成回路は、ベリファイ時、メモリセルのワード線に供給される電位を変化させる。 - 特許庁

To improve software error resistance by increasing the storage node capacitance of the memory cell of an SRAM.例文帳に追加

ＳＲＡＭのメモリセルの蓄積ノード容量を増やしてソフトエラー耐性を向上させる。 - 特許庁

To reduce influence of proximity effect caused by high density characteristics of the memory cell array.例文帳に追加

メモリ・セル・アレイの配列の稠密特徴が引起こす近接効果の影響を減らす。 - 特許庁

To improve reliability of a semiconductor device having a vertical transistor for memory cell selection.例文帳に追加

メモリセル選択用の縦型トランジスタを有する半導体装置の信頼性を向上させる。 - 特許庁

Each memory cell 110 includes the storage element P and a selector S for selecting the storage element P.例文帳に追加

各メモリセル１１０は記憶素子Ｐと、記憶素子Ｐを選択するセレクタＳとを有する。 - 特許庁

The memory cell 1 includes storage circuits 2, and 3, a detection circuit 4, and a switching circuit 5.例文帳に追加

このメモリセル１は、記憶回路２、３と、検出回路４と、スイッチング回路５とを具備する。 - 特許庁