「PARALLEL CIRCUIT」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

This semiconductor switch is provided with a power semiconductor switch reverse parallel circuit formed by connecting, at least, the two power semiconductor switches in parallel with their polarities mutually set reversely and a series/parallel circuit formed by connecting an auxiliary switch 4 in series to the power semiconductor switch reverse parallel circuit, and a main switch 1 connected in parallel to the series/parallel circuit.例文帳に追加

少なくとも２個の電力用半導体スイッチ２を、極性を互いに逆方向にして並列接続してなる電力用半導体スイッチ逆並列回路と、電力用半導体スイッチ逆並列回路と直列に補助開閉器４を接続してなる直並列回路と、直並列回路と並列に接続された主開閉器１とを備える。 - 特許庁

A second impedance circuit Z2 is a parallel resonance circuit including the second inductance component L2.例文帳に追加

第２のインピーダンス回路Ｚ２は、第２のインダクタンス成分Ｌ２を含む並列共振回路である。 - 特許庁

An electric circuit 3 and a solenoid 4 are connected parallel to a power supply circuit 2.例文帳に追加

電源回路２に対して電気回路３及びソレノイド４が並列接続されている。 - 特許庁

Then, a storing circuit 2b accepts each address signal in parallel from the signal dividing circuit 2a.例文帳に追加

その後、記憶回路２ｂは、信号分割回路２ａからパラレルに各アドレス信号を受け付ける。 - 特許庁

PULSE SIGNAL PROCESSING CIRCUIT, PARALLEL PROCESSING CIRCUIT, PATTERN RECOGNITION DEVICE, AND IMAGE INPUT DEVICE例文帳に追加

パルス信号処理回路、並列処理回路、パターン認識装置、及び画像入力装置 - 特許庁

The protection circuit 40 is connected to between the terminals 11, 12 to constitute a parallel circuit with the resistor A.例文帳に追加

端子１１，１２間には、保護回路４０が接続され、抵抗器Ａと並列回路を構成する。 - 特許庁

This power supply includes in addition an auxiliary circuit which can be driven in parallel to the oscillation circuit.例文帳に追加

この電源はさらに、発振回路に並列接続されて駆動され得る補助回路を含んでいる。 - 特許庁

The current type inverter circuit 30 drives a parallel resonance circuit including the antenna part 20.例文帳に追加

電流型インバータ回路３０は、アンテナ部２０を含む並列共振回路を駆動する。 - 特許庁

It is reconverted into the parallel failure information at the S/P circuit B11 and transmitted to a main circuit B9.例文帳に追加

Ｓ／Ｐ回路Ｂ１１ではパラレル障害情報に再変換を行って主回路Ｂ９に送信する。 - 特許庁

MULTIPLEXER CIRCUIT AND LATCH CLOCK GENERATING CIRCUIT FOR PARALLEL-SERIAL CONVERSION FOR MULTIPLICATION例文帳に追加

多重化回路及びその多重化のための並直列変換用ラッチクロック生成回路 - 特許庁

INTEGRATED CIRCUIT, INTEGRATED CIRCUIT SYSTEM, SERIAL/PARALLEL CONVERSION DEVICE, AND SKEW ADJUSTMENT METHOD例文帳に追加

集積回路、集積回路システム、シリアルパラレル変換装置およびスキュー調整方法 - 特許庁

OPTICAL TRIGGER TYPE SAMPLING CIRCUIT, AND OPTICAL TRIGGER TYPE PARALLEL-SERIAL CONVERSION CIRCUIT例文帳に追加

光トリガ型サンプリング回路及び光トリガ型パラレルシリアル変換回路 - 特許庁

A charging-current regulating circuit is connected in parallel to a blocking diode for a regeneration circuit.例文帳に追加

回生電流阻止用のダイオードと並列に充電電流調整回路を接続する。 - 特許庁

A parallel resonance circuit 2 is composed of a distribution constant circuit mounted on the input terminal of the antenna.例文帳に追加

並列共振回路２はアンテナの入力端に装荷する分布定数回路で構成される。 - 特許庁

The first amplifier circuit (U1, LPF) and the second amplifier circuit (U2, HPF) are connected in parallel to each other.例文帳に追加

ここで、第１増幅回路（Ｕ１，ＬＰＦ）と第２増幅回路（Ｕ２，ＨＰＦ）とは並列に接続されている。 - 特許庁

The inrush current limiting circuit 5 includes a circuit in which a coil L1 and resistance R1 are connected in parallel.例文帳に追加

突入電流制限回路５は、コイルＬ１および抵抗Ｒ１を並列接続した回路を有する。 - 特許庁

A pulse signal generating circuit 42 applies an "H" signal and a pulse signal to the parallel circuit K.例文帳に追加

パルス信号生成回路４２は並列回路部Ｋに対して「Ｈ」信号、及びパルス信号を印加する。 - 特許庁

A load detection circuit 22 is connected to an output line of the inverter circuit 53 in parallel.例文帳に追加

負荷検知回路２２をインバータ回路５２の出力ラインに並列に接続する。 - 特許庁

A second circuit 98 furnished with a resistor 106 is provided in parallel with a first circuit 96.例文帳に追加

第一回路９６に対して並列に、抵抗器１０６を備えた第二回路９８を設ける。 - 特許庁

A transmitting circuit (7) and a receiving circuit (8) are connected in parallel to the input and output terminals.例文帳に追加

入出力端子に送信回路（７）と受信回路（８）を並列に接続する。 - 特許庁

To start up an internal circuit at high speed, which is connected in parallel to a capacitor element of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の容量素子と並列に接続された内部回路を高速に起動する。 - 特許庁

The first filter bypass circuit 10 is electrically connected to the first filter circuit 9n in parallel.例文帳に追加

第１のフィルタバイパス回路１０が、第１のフィルタ回路９ｎと並列に電気的に接続される。 - 特許庁

A second serpentine circuit 36 is disposed along the suction side wall 20 parallel with the first circuit 34.例文帳に追加

第２蛇行回路（３６）は、第１回路（３４）に平行な状態で、吸引側壁（２０）に沿って配設される。 - 特許庁

Further, an LC resonance circuit 8 is included in parallel to a output circuit from the d.c. power source to the target.例文帳に追加

更に、直流電源からターゲットへの出力回路に並列にＬＣ共振回路８を有する。 - 特許庁

A resonance circuit 7 is connected in parallel between the detection circuit 4 and the response circuit 5, and a by-pass capacitor 8 and a bleeder resistor 9 are connected in parallel between the resonance circuit 4 and the power source circuit 6.例文帳に追加

検波回路４と応答回路５との間には共振回路７が並列接続され、共振回路４と電源回路６との間にはバイパスコンデンサ８およびにブリーダ抵抗器９が並列接続される。 - 特許庁

In a refrigerant circuit 20, a refrigerator inside circuit 110 and a refrigerating circuit 30 are connected in parallel to an outdoor circuit 40.例文帳に追加

冷媒回路（20）では、冷蔵庫内回路（110）及び冷凍回路（30）が室外回路（40）に対して並列接続される。 - 特許庁

The variable capacity circuit 12, the inductor circuit 11, and the negative resistance circuit 13 are connected in parallel, and compose an oscillation circuit.例文帳に追加

可変容量回路１２とインダクタ回路１１と負性抵抗回路１３とを並列接続して発振回路を構成する。 - 特許庁

This parallel-serial conversion circuit 300 has a data holding circuit 110, an encoding circuit 320 and a decoding circuit 330.例文帳に追加

パラレルシリアル変換回路３００は、データ保持回路１１０と符号化回路３２０と復号化回路３３０とを有する。 - 特許庁

In a refrigerant circuit 20, a refrigerator inside circuit 110 and a refrigerating circuit 30 are connected in parallel to an outdoor circuit 40.例文帳に追加

冷媒回路（２０）では、冷蔵庫内回路（１１０）及び冷凍回路（３０）が室外回路（４０）に対して並列接続される。 - 特許庁

CLOCK-FORMING CIRCUIT PROVIDED WITH FREQUENCY DIVIDING CIRCUIT, SERIES/PARALLEL CONVERSION CIRCUIT USING THE SAME AND SERIAL DATA TRANSMISSION/RECEPTION CIRCUIT例文帳に追加

分周回路を備えたクロック形成回路およびこれを用いた直並列変換回路並びにシリアルデータ送受信回路 - 特許庁

The source control circuit 2 has a diode circuit 2a and a resistance circuit 2b which is connected in parallel with the diode circuit 2a.例文帳に追加

ソース制御回路２は、ダイオード回路２ａと、前記ダイオード回路２ａと並列に接続された抵抗回路２ｂとを有する。 - 特許庁

The shunt circuit 5 includes a first resistance circuit 7 and a second resistance circuit 9 connected in parallel with the first resistance circuit 7.例文帳に追加

分流回路５は、第１抵抗回路７と、第１抵抗回路７に並列接続される第２抵抗回路９を備えている。 - 特許庁

The arc discharge generated at circuit break is passed to the parallel circuit by the action of the capacitor of the external parallel circuit, the arc discharge is quickly removed by reducing arc current, and the circuit is intercepted, by using an interception function of the transistor 6 and the external parallel circuit is stopped.例文帳に追加

遮断時に発生するアーク放電を外部並列回路のキャパシタの作用により並列回路に流し、アーク電流を減少させて早期に除去し、さらに外部並列回路の停止の為にトランジスタ６の遮断機能を用いて回路の遮断を図る。 - 特許庁

An insulated processing circuit of a processor comprises parallel-serial converters 46A-46D, a parallel-serial converter 48, an optical transmission link 55, a serial-parallel converter 58, and serial-parallel converters 60A-60D.例文帳に追加

プロセッサの絶縁処理回路において、パラレル／シリアル変換器４６Ａ〜４６Ｄ、パラレル／シリアル変換器４８、光伝送リンク５５、シリアル／パラレル変換器５８、シリアル／パラレル変換器６０Ａ〜６０Ｄとを設ける。 - 特許庁

To provide a parallel/serial conversion circuit having a plurality of parallel/serial converters, which can shorten the time necessary for perform parallel/serial conversion and can suppress expansion of the circuit scale.例文帳に追加

複数のパラレル／シリアル変換部を備えており、パラレル／シリアル変換に要する時間の短縮、回路規模の拡大抑制が可能なパラレル／シリアル変換回路を提供する。 - 特許庁

To prevent the occurrence of a noise and also to prevent the malfunction of a logic circuit connected to a parallel bus that is caused by the noise by performing the control to evade a case that all parallel signals which are transmitted from the logic circuit to the parallel bus are varied to have the same logic.例文帳に追加

論理回路から並列バスへ送信される並列信号が、全て同一論理に変化しないように制御することで、ノイズの発生及び、そのノイズによる並列バスに接続された論理回路の誤動作を防止する。 - 特許庁

The Iγ distribution circuit 157 comprises a parallel path processing circuit 2251 for Iβ0 bundling the logarithmic likelihood Iγ corresponding to a parallel path, a parallel path processing circuit 2252 for Iβ1 and a parallel path processing circuit 2253 for Iα which are used at the time of decoding a code having a parallel path where the origin of transition has the same state the destination of transition has the same state.例文帳に追加

Ｉγ分配回路１５７は、遷移元のステートが同一であり且つ遷移先のステートが同一であるパラレルパスが存在する符号を復号する場合には、パラレルパスに対応する対数尤度Ｉγを束ねるＩβ０用パラレルパス処理回路２２５_1、Ｉβ１用パラレルパス処理回路２２５_2及びＩα用パラレルパス処理回路２２５_3を有する。 - 特許庁

Data are fetched from the digital processing circuit 11 into the latch circuit 12 in a parallel manner and, further, the data are fetched from the latch circuit 12 into the input interface circuit 13 in a parallel manner.例文帳に追加

デジタル処理回路１１からラッチ回路１２にデータをパラレルに取り込み、さらに、ラッチ回路１２から入力インタフェース回路１３にデータをパラレルに取り込む。 - 特許庁

The column parallel AD conversion circuit 35-1 and the column parallel AD conversion circuit 35-2 include a counter having a flip-flop, a first latch circuit, and a second latch circuit.例文帳に追加

そして、列並列ＡＤ変換回路３５−１および列並列ＡＤ変換回路３５−２は、フリップフロップ、第１のラッチ回路、および第２のラッチ回路を含むカウンタを有する。 - 特許庁

One group of lines is connected between an input/output circuit 17 and a serial/parallel conversion circuit 16a, 16c, 16d, and between the input/output circuit 17 and the parallel/ serial conversion circuit 16b.例文帳に追加

入出力回路１７とシリアル／パラレル変換回路１６ａ、１６ｃ、１６ｄ及びパラレル／シリアル変換回路１６ｂとの間が、それぞれ１組のラインで接続される。 - 特許庁

Further, the 3rd LC resonant circuit is a parallel circuit of a 3rd parasitic capacitor C_11 and a 3rd ground inductor L_11, and the 4th LC resonant circuit is a parallel circuit of a 4th parasitic capacitor C_12 and a 4th ground inductor L_12.例文帳に追加

更に第３ＬＣ共振回路は、第３寄生キャパシタＣ_11と第３の接地インダクタＬ_11との並列回路からなり、第４ＬＣ共振回路は、第４寄生キャパシタＣ_12と第４の接地インダクタＬ_12との並列回路からなる。 - 特許庁

By connecting a second reactive circuit 12L in parallel with a series circuit consisting of a first reactive circuit 11C and a first switch element F1, a first parallel circuit PC1 is formed.例文帳に追加

第１のリアクタンス回路部１１Ｃと、第１のスイッチ素子Ｆ１とからなる直列回路に、第２のリアクタンス回路部１２Ｌを並列接続して第１の並列回路ＰＣ１を構成する。 - 特許庁

The 1st LC resonant circuit is a parallel circuit of a 1st parasitic capacitor C_22 and a 1st ground inductor L_22 and the 2nd LC resonant circuit is a parallel circuit of a 2nd parasitic capacitor C_21 and a 2nd ground inductor L_21.例文帳に追加

第１ＬＣ共振回路は、第１寄生キャパシタＣ_22と第１の接地インダクタＬ_22との並列回路からなり、第２ＬＣ共振回路は、第２寄生キャパシタＣ_21と第２の接地インダクタＬ_21との並列回路からなる。 - 特許庁

The random number generating circuit has a parallel circuit which is connected to an input of a selection circuit 101 and has buffer circuits 103_1 to 103_n selected by the selection circuit 101 and an inverter circuit 102 with a control terminal connected to an input of the parallel circuit and an output of the selection circuit 101.例文帳に追加

選択回路１０１の入力に接続され、選択回路１０１により選択されるバッファ回路１０３_１〜１０３_ｎを有する並列回路と、並列回路の入力及び選択回路１０１の出力に接続される制御端子付インバータ回路１０２とを有する。 - 特許庁

An encoding circuit 311 of this transmitter 301 encodes a transmission signal to generate a parallel data signal, and transfers the parallel data signal to an optical transmission circuit 313 through a switching circuit 312, and the optical transmission circuit 313 converts the parallel data signal into an optical signal to transmit the optical signal to a receiving device 303.例文帳に追加

送信装置３０１の符号化回路３１１は、送信信号を符号化して並列データ信号を生成し、スイッチ回路３１２を介して光送信回路３１３に転送し、光送信回路３１３は、並列データ信号を光信号に変換して受信装置３０３に送信する。 - 特許庁