「PARALLEL CIRCUIT」に関連した英語例文の一覧と使い方(87ページ目) - Weblio英語例文検索

In the power converter according to an embodiment, a PiN diode is connected in reverse parallel with the power conversion circuit between a P pole and an N pole closer to AC side than a capacitor so that reverse current is diverted to the PiN diode to reduce flowing current of reflux diodes, an SBD and a JBS, for suppressing element destruction.例文帳に追加

実施の形態の電力変換装置は、コンデンサより交流側のＰ極−Ｎ極間に、電力変換回路とは逆並列にＰｉＮダイオードを接続し、反転電流をＰｉＮダイオードにも分流させて、還流ダイオードであるＳＢＤ、ＪＢＳの通電電流を低減し素子破壊を抑制するようにしたものである。 - 特許庁

A switching output obtained in a primary side resonance circuit is fed back by a magnetic coupling system via a primary side parallel resonance capacitor.例文帳に追加

分電圧プッシュプル形のスイッチング周波数制御方式複合共振形コンバータに対して磁気結合トランスＭＣＴを有する力率改善回路を備えたスイッチング電源回路として、一次側共振回路に得られるスイッチング出力が一次側並列共振コンデンサを介することで、磁気結合方式により帰還されるようにする。 - 特許庁

In this system, a serial/parallel converting circuit 11 simultaneously supplies digital signals of R, G, and B components of prescribed n bits to a plurality of lookup tables, 13R, 13G, 13B provided for respective color components sequentially as address signals, so as to generate corrected digital signals, and then a selector 14 selects the digital signals from the timely- appropriate lookup tables to output them.例文帳に追加

シリアル／パラレル変換回路１１から順次出力される所定ｎビットのＲ、Ｇ、Ｂ成分のディジタル信号を同時に、各色成分毎に設けられた複数のルックアップテーブル１３Ｒ、１３Ｇ、１３Ｂにアドレス信号として供給して補正処理したディジタル信号を発生させ、セレクタ１４によりその時点で適切なルックアップテーブルからのディジタル信号を選択して出力する。 - 特許庁

In the fuel cell system, a hot water storage circulation circuit includes a flow channel 75 equipped with a first heat exchanger 74 and a flow channel 72 equipped with an exhaust heat recovery means 30 raising the temperature of stored hot water by recovering either exhaust heat of offgas exhausted from a fuel cell 10 or exhaust heat generated at a reformer 20, in parallel.例文帳に追加

燃料電池システムにおいては、貯湯水循環回路は、第１熱交換器７４を設けた流路７５と、燃料電池１０から排出されるオフガスの排熱、改質器２０にて発生する排熱の少なくとも何れか一方を回収して貯湯水を昇温する排熱回収手段３０を設けた流路７２と、が並列に設けられている。 - 特許庁

An energy saving system includes a transformer 6 attached to between power lines 5 provided between a power supply 3 and a load 4 on the primary side; a capacitor 8 that forms a parallel resonance circuit 7 resonating at a frequency of a power fundamental wave in a space relative to a winding 6b of the transformer 6 by being attached to the secondary side of the transformer 6.例文帳に追加

一次側が電源３と負荷４との間の電源線５間に取り付けられたトランス６と、このトランス６の二次側に取り付けられることによりトランス６の二次巻き線６ｂとの間で電源基本波の周波数によって共振する並列共振回路７を形成するコンデンサ８とを備える。 - 特許庁

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁

The crosstalk prevention circuit includes a third signal line 13 between two signal lines formed almost in parallel to each other, for example, master clock and slave clock lines l1 and l1, the third signal line being grounded when there is no signal applied to at least one of those two signal lines, for example, when a test signal is applied and the signal is applied to the two signal lines.例文帳に追加

クロストーク防止回路は、ほぼ平行して形成されている少なくとも２本の信号線、たとえば、マスタスロック用線とスレーブクロック用線ｌ１，ｌ２の間に、これら２本の信号線の少なくとも一方に印加される信号が存在しないとき、たとえば、テスト用信号が印加され、前記２本の信号線に信号が印加されるとき接地状態になる第３の信号線ｌ３を生成する。 - 特許庁

A connector includes: a first housing 10; a first paired terminal fittings 50 accommodated in the first housing 10 in parallel; a short terminal 40, which is attached in the first housing 10, to short-circuit the first paired terminal fittings 50; and a sub-housing 30, which is insulated, to hold the short terminal 40.例文帳に追加

コネクタは、第１ハウジング１０と、第１ハウジング１０内に並列状に収容された対をなす第１端子金具５０と、第１ハウジング１０内に取り付けられ、対をなす第１端子金具５０を短絡させるショート端子４０と、ショート端子４０を保持する絶縁性のサブハウジング３０とを有する。 - 特許庁

The fuse structure part in an integrated circuit chip comprises an insulated semiconductor substrate, a fuse bank 410 which is constituted of a plurality of the parallel fuse links 402, 404 and 404 on the same plane and which are integrated with the insulated semiconductor substrate and voids 410 and 412 which scatter between pairs of fuse links and which extend across the plane delimited by the fuse links on the same plane.例文帳に追加

絶縁された半導体基板と、複数の平行で同一平面のヒューズ・リンク４０２、４０４、４０６からなり、絶縁された半導体基板と一体のヒューズ・バンク４１０と、各対の前記ヒューズ・リンク間に散在し、同一平面のヒューズ・リンクによって画定される平面を越えて延びるボイド４１０、４１２とを含む、集積回路チップ内のヒューズ構造部について記載する。 - 特許庁

To provide a broadband DC component eliminating circuit wherein a high frequency capacitor and a low frequency capacitor are connected in parallel between board patterns opposed to each other with an interval on a dielectric board and a structure realizing ease of mount is realized by decreasing a connection length of metallic conductors such as a gold ribbon and a gold wire incurring deterioration in the high frequency characteristic and to provide an assembling method therefor.例文帳に追加

誘電体基板上で間隔を置いて向き合った基板パターン間に、高周波用コンデンサと低周波用コンデンサを並列に接続した広帯域直流成分除去回路及びその組立方法において、高周波特性の劣化を招く金リボンや金ワイヤーなどの金属導体の接続長を短縮して、実装が容易な構造を実現する。 - 特許庁

A high frequency circuit comprising a branching filter 2, at least two low frequency side high frequency switches 3, and a high frequency side high frequency switch 4, is configured such that a high pass filter is adopted for a 90-degree phase shifter 12 forming at least the high frequency side high frequency switch 4, and a choke line 17 is connected in parallel with the high pass filter.例文帳に追加

分波器２と少なくとも２つの低域側高周波スイッチ３及び高域側高周波スイッチ４とからなる高周波回路において、少なくとも高域側高周波スイッチ４を形成する９０度位相器１２をハイパスフィルタにて形成するとともに、このハイパスフィルタにチョーク線路１７を並列接続した構成とする。 - 特許庁

The data line drive circuit 130 sequentially converts image data DR, DG, DB into dot-sequential image data and then converts them into line-sequential image data, and further processes the line- sequential image data corresponding to each color by serial-parallel conversion and thereby generates serial mode image data corresponding to each data line 114, and furthermore processes them by D-A conversion, to generate each image signal.例文帳に追加

データ駆動回路１３０は、画像データＤＲ，ＤＧ，ＤＢを点順次画像データに変換しこれを線順次画像データに変換し、さらに各色に対応する線順次画像データをパラレル−シリアル変換してシリアル形式の画像データを各データ線１１４に対応して生成し、これをＤＡ変換して各画像信号を生成する。 - 特許庁

To provide a highly reliable semiconductor light-emitting device hardly causing a problem such as a short circuit defective between light-emitting units while maintaining the reliability of wiring etc. in the semiconductor light-emitting device in which a plurality of light-emitting units are formed into monolithic and the light-emitting units are connected in series and parallel, thereby making the unit have high luminance.例文帳に追加

複数の発光ユニットをモノリシック化してその複数の発光ユニットを直並列に接続し、高輝度化する半導体発光装置において、配線などの信頼性を維持しながら、発光ユニット間のショート不良などの問題が生じにくく信頼性の高い半導体発光装置を提供する。 - 特許庁

The signal processing circuit is provided with a bus wiring DB for receiving digital video signals, and a data register 6 for sequentially sampling the digital video signals on this bus wiring DB and outputting them in parallel, and this data register 6 includes a plurality of sampling latches 10 for level-converting each signal voltage of the digital video signals in bit units.例文帳に追加

信号処理回路はデジタル映像信号を受け取るバス配線ＤＢと、このバス配線ＤＢ上のデジタル映像信号を順次サンプリングして並列的に出力するデータレジスタ６とを備え、このデータレジスタ６はデジタル映像信号の信号電圧をそれぞれビット単位にレベル変換する複数のサンプリングラッチ１０を含む。 - 特許庁

The electrostatic chuck unit is used in the semiconductor manufacturing apparatus, and can incorporate an externally mounted capacitor into the inside of the electrostatic chuck in parallel for an electric circuit, thus sucking the sample even after a suction voltage is cut off, simplifying the design of a conveyance system using the electrostatic chuck, and inexpensively achieving manufacture.例文帳に追加

半導体製造装置に用いられる静電チャックユニットであって、静電チャック内部に電気回路的に並列に外付けコンデンサーを内蔵可能とした構造にすることで吸着電圧切断後においても試料の吸着が可能となるようにし静電チャックを用いた搬送系の設計が簡素で製作が安価にできるようにした。 - 特許庁

The power converter includes a housing, a connection terminal provided in the housing, a control circuit provided in the housing, a wiring which connects the connection terminal and the control circuit, a first noise removing means connected between the wiring and the ground potential of the housing, and a second noise removing means connected in parallel with the first noise removing means between the wiring and the ground potential of the housing.例文帳に追加

筐体と、前記筐体に設けられた接続端子と、前記筐体の内部に設けられた制御回路部と、前記接続端子と前記制御回路部とを接続する配線と、前記配線と前記筐体の接地電位との間に接続された第１のノイズ除去手段と、前記配線と前記筐体の接地電位との間に、前記第１のノイズ除去手段と並列に接続された第２のノイズ除去手段と、を有する電力変換装置である。 - 特許庁

The figure drawing device comprises a vertex shader 300 to perform processing of vertex data, a viewport clipping circuit 301, a setup circuit 302, a rasterizer 303, a texture memory 305 to store texture data, a frame buffer 306 to store pixel data, and a multithread shader 304 to generate pixel threads of a pixel unit by accessing the pixel data and the texture data, to perform parallel processing.例文帳に追加

図形描画装置は、頂点データを処理する頂点シェーダ３００と、ビューポートクリッピング回路３０１と、セットアップ回路３０２と、ラスタライザ３０３と、テクスチャデータを保存するテクスチャメモリ３０５と、ピクセルデータを保存するフレームバッファ３０６と、ピクセルデータとテクスチャデータにアクセスしてピクセル単位のピクセルスレッドを生成して並列処理するマルチスレッドシェーダ３０４とを備えている。 - 特許庁

The antenna device comprises an antenna 11, a variable capacitor 12 arranged closely to the antenna 11 and connected in series or parallel to the antenna 11 to form a resonance circuit, a tuning voltage supply terminal 14 for supplying a tuning voltage to vary the electrostatic capacitance of the variable capacitor 12, and an output/input terminal 16 that outputs/inputs power from/to the resonance circuit.例文帳に追加

アンテナ１１と、このアンテナ１１に近接して配置されるとともにこのアンテナ１１と直列或いは並列接続して共振回路を形成する可変容量コンデンサ１２と、この可変容量コンデンサ１２の静電容量を可変すべく同調電圧を供給する同調電圧供給端子１４と、共振回路からの電力の取り出し或いは電力の供給をする入出力端子１６とを有するものである。 - 特許庁

Also, according to the method, the insulating layer is not formed as a single layer but as a laminated layer made by laminating semi-set thermosetting resin layers on both surfaces of a full-set thermosetting resin layer, so that formability in the manufacturing method for the parallel multilayer printed circuit board is improved, and the circuit board is provided with a higher dielectric constant to improve impedance balance.例文帳に追加

本発明によれば、多層印刷回路基板の製造方法において、絶縁層の形成時に絶縁層を単層にせず、完全硬化状態の熱硬化性樹脂層の両面に半硬化状態の熱硬化性樹脂層を積層した形態の絶縁層を使用することにより、本発明に係る並列的多層印刷回路基板の製造方法における成形性を良くし、絶縁層により高い比誘電率を提供し、それによりインピーダンス均衡性を向上させることができる。 - 特許庁

A unit body comprises a plurality of light emitting diodes each covered with an irregular reflection member at their light-emitting tip; a ladder type circuit having the plurality of light emitting diodes connected in parallel; a light emitting part having a transparent or semitransparent hollow columnar shape with the ladder type circuit inserted therein; and a power supply part which supplies predetermined electric power to the light emitting diodes to cause the diodes to emit light.例文帳に追加

素子発光先端部を乱反射部材で覆った複数の発光ダイオード素子と、複数の該発光ダイオード素子を並列に接続した梯子型回路と、透明または半透明の中空柱状の形状を有し、該梯子型回路を内挿してなる発光部と、前記発光ダイオードに所定電力を供給して前記発光ダイオードを発光させる電源部とによってユニット本体を構成してなるＬＥＤ照明ユニット。 - 特許庁

The voltage-controlled oscillator includes a Colpitts oscillation circuit to a transistor of which a series circuit comprising: a WAVE electrode SAW resonator resonated at a prescribed frequency; and a variable capacitance element for controlling the prescribed frequency on the basis of an external control voltage and an extension coil are connected, and the extension coil is connected in parallel with the WAVE electrode SAW resonator the resonance characteristic of which is enhanced.例文帳に追加

本発明の電圧制御型発振器は、所定の周波数で共振するＷＡＶＥ電極型ＳＡＷ共振子と外部からの制御電圧に基づいて所定の周波数を制御する可変容量素子との直列回路と、伸張コイルとをそれぞれトランジスタに接続したコルピッツ型の発振回路を備え、共振特性の改善が図られたＷＡＶＥ電極型のＳＡＷ共振子と並列に前記伸張コイルを接続する。 - 特許庁

The charge suppression circuit 7, formed by connecting a resistor and a diode in parallel with each other, is serially connected to the line-separation compensation capacitor 8, and a charge current to the line-separation compensation capacitor 8 is current-controlled by the resistor of the charge suppression circuit 7.例文帳に追加

抵抗器とダイオードとが並列接続して形成された充電抑制回路７を離線補償コンデンサ８に直列接続し、離線補償コンデンサ８への充電電流は充電抑制回路７の抵抗器によって電流を制限し、パンタグラフ１ａが架線１から離線した場合には離線補償コンデンサ８から充電抑制回路７のダイオードを通して通常フィルタコンデンサ９側に電流を制限することなく必要な電流を供給する。 - 特許庁

The lighting device of a discharge lamp having an inverter circuit IN with a pair of switch element Q1, Q2 is lighted by supplying a high frequency voltage to a plurality of discharge lamps L disposed in parallel from each other through the inverter circuit IN from a direct current electric source by alternately switching on/off a pair of switch element Q1, Q2.例文帳に追加

一対のスイッチ素子Ｑ１，Ｑ２を有するインバータ回路ＩＮを備え、一対のスイッチ素子Ｑ１，Ｑ２を交互にオンオフさせることにより、直流電源からインバータ回路ＩＮを介して、互いに並列に設けられた複数の放電灯Ｌに高周波電圧を供給して点灯させるようにした放電灯点灯装置において、前記複数の放電灯Ｌのうちのいずれかの放電灯Ｌが無負荷になったとき、インバータ回路ＩＮの高周波電圧の周波数を上昇させるようにした。 - 特許庁

The inspection device for inspecting a plurality of semiconductor elements by using parallel processing through being connected to them, respectively, comprises a drive circuit for outputting a drive signal to the semiconductor elements; a correlated double sampling circuits for eliminating the noise of the image signals outputted from the semiconductor elements; and a serial processing circuit for converting the signals outputted from the respective correlation double sampling circuits into a single serial signal.例文帳に追加

本発明は、複数の半導体素子を並列処理によって検査する半導体素子の検査装置であって、検査の対象となる複数の半導体素子のそれぞれに接続され、半導体素子に駆動信号を出力する駆動回路と、半導体素子のそれぞれに接続され、該半導体素子から出力される画像信号のノイズを除去する相関２重サンプリング回路とを備え、相関２重サンプリング回路のそれぞれから出力される出力信号を一つのシリアル信号に変換するシリアル処理回路が設けられている。 - 特許庁

An integrated circuit 101 having an internal CPU 102 and an internal SRAM 103 is mounted with the external interface having a parallel communication SRAM 104 accessible to both internal CPU 102 and external CPU 110 and a bus control circuit 105 having an arbitration function 105a of arbitrating access from the internal CPU 102 and access from the external CPU 110 and for executing access control denying access from the external CPU 110 to the internal SRAM 103.例文帳に追加

内部ＣＰＵ１０２と内部ＳＲＡＭ１０３とを備えた集積回路１０１に、上記内部ＣＰＵ１０２と上記外部ＣＰＵ１１０の双方からアクセス可能なパラレル通信用ＳＲＡＭ１０４と、上記内部ＣＰＵ１０２からのアクセスと上記外部ＣＰＵ１１０からのアクセスを調停する調停機能１０５ａを有し、上記外部ＣＰＵ１１０から上記内部ＳＲＡＭ１０３へのアクセスを受け付けないようにアクセス制御を行うバスコントロール回路１０５とを備えた外部インターフェースを搭載した。 - 特許庁

In addition to a serial circuit of the resonance capacitors 4, 5, a filter capacitor serial circuit consisting of serially connected capacitors 22, 23 is connected in parallel, and there is provided a reactor 24 for separating these resonance and filter capacitor serial circuits with respect to high frequency.例文帳に追加

加熱コイル１１に高周波電力を供給するインバータ５０を備え、インバータ５０は、直列接続した共振コンデンサ４，５からなる共振用コンデンサ直列回路と、直列接続したスイッチング素子６，７のスイッチング回路とを並列に接続した電磁誘導加熱装置において、共振用のコンデンサ４，５の直列回路とは別に、直列接続したコンデンサ２２，２３からなるフィルタ用のコンデンサ直列回路を並列に接続し、これらの共振用とフィルタ用のコンデンサ直列回路間を高周波的に分離するリアクトル２４を設けた。 - 特許庁

The infrared emitting diode drive circuit comprises transistors provided in parallel in the infrared LED, a switching circuit first transistor connected to the infrared light emitting diodes connected forward to a power source, and a pulse signal output terminal connected to a base, and a second NPN transistor connected from an anode to a collector, a cathode to an emitter to the infrared light emitting diode.例文帳に追加

赤外ＬＥＤに並列的にトランジスタを設けたもので、電源に順方向接続した赤外線発光ダイオードに、スイッチング回路第１トランジスタを接続し、ベースにパルス信号出力端子を接続したリモコン送信機の赤外線発光ダイオード駆動回路において、赤外線発光ダイオードに、第２ＮＰＮ型トランジスタをアノード−コレクタ，カソード−エミッタ接続した赤外ＬＥＤ発光駆動回路とした。 - 特許庁

Concerning this high frequency switch, a parallel circuit is formed by connecting an inductor 11 and a capacitor 4, which is connected to the cathode of a first diode 1 for limitation from an antenna ANT to the transmission circuit to the said first diode and a transmission/reception switching signal to be the forward bias voltage of first and second diodes 1 and 3 is supplied to the node of the inductor 11 and the capacitor 4.例文帳に追加

本発明は、アンテナＡＮＴから送信回路までを制限する第１のダイオード１に対して、インダクタ１１と該第１のダイオード１のカソードに接続するコンデンサ４とが接続して成る並列回路を形成するとともに、該インダクタ１１とコンデンサ４との接続点に、第１及び第２のダイオード１、３の順バイアス電圧となる送受切り換え信号を供給するようにした高周波スイッチである。 - 特許庁

The sensing device includes the piezoelectric vibrator 10 excited at predetermined frequency; an oscillation circuit 20 electrically oscillating the piezoelectric vibrator 10; and an external capacity detecting unit 30 with a resistance 40 and an inductance element 50 connected in parallel or in series to form part of the oscillation circuit 20.例文帳に追加

所定の周波数で励振される圧電振動子１０と、圧電振動子１０を電気的に発振させる発振回路２０と、抵抗４０とインダクタンス素子５０とが並列接続または直列接続され、発振回路２０の一部を形成する外部容量検出ユニット３０と、を備え、発振回路２０が、圧電振動子１０と外部容量検出ユニット３０を介して接地され、液体または気体中の静電容量の変化を、位相または周波数の変化として出力する。 - 特許庁

The solenoid driving circuit 10 includes: a solenoid coil 11 for effecting a plunger sucking operation; a bidirectional Zener diode 40 connected in parallel with the solenoid coil 11 and absorbing the surge voltage generated when current conduction to the solenoid coil 11 is stopped down to a Zener voltage; and a hold transistor 32 connected in series with the solenoid coil 11 and the bidirectional Zener diode 40.例文帳に追加

ソレノイド駆動回路１０は、プランジャ吸着動作を行わせるソレノイドコイル１１と、当該ソレノイドコイル１１に対して並列に接続され、ソレノイドコイル１１への通電が停止した場合に発生するサージ電圧をツェナ電圧まで吸収する双方向ツェナダイオード４０と、これらソレノイドコイル１１及び双方向ツェナダイオード４０に対して直列に接続された保持トランジスタ３２と、を備えている。 - 特許庁

A serial data generation section 33 generates serial data OutA, OutB by performing serial conversion on the first and second expanded parallel data received via a selector 32 with a clock Clk of a PLL circuit 2 as a reference, further generates serial data OutC delayed from one data item for a single-unit term, and generates serial data OutS for an output by mixing the generated three serial data items.例文帳に追加

シリアルデータ生成部３３は，ＰＬＬ回路２のクロックＣｌｋを基準に，セレクタ部３２を介して受信した第１および第２の伸張パラレルデータをシリアル変換してシリアルデータＯｕｔＡ，ＯｕｔＢを生成し，さらに一方のデータから１単位周期遅延させたシリアルデータＯｕｔＣを生成し，生成した３つのシリアルデータをミキシングして出力用のシリアルデータＯｕｔＳを生成する。 - 特許庁

The high-temperature superconducting magnet includes a superconducting coil formed by winding a high-temperature superconducting wire material in a coiled shape and a permanent current switch connected to the superconducting coil where the superconducting coil is formed by winding a plurality of high-temperature superconducting wire materials in parallel, and the high-temperature superconducting wire materials have short-circuit portions connected to other high-temperature superconducting wire materials through conductive materials.例文帳に追加

本発明の高温超電導マグネットは、高温超電導線材をコイル状に巻いた超電導コイルと、該超電導コイルに接続された永久電流スイッチとが備えられており、超電導コイルは、複数の高温超電導線材が並列に巻かれたコイルであり、それぞれの高温超電導線材は、導電性材料を介して他の高温超電導線材と接続された短絡部を有することを特徴とする。 - 特許庁

The charger has a case 1, having a battery pocket 2 for loading a plurality of rechargeable cylindrical batteries 3 arranged in parallel in a removable manner, a charging circuit 10 housed in the case 1 to charge the batteries loaded in the battery pocket 2, and a charging state indicator 4 for detecting the charging state of the batteries loaded in the battery pocket 2 and indicating the charging state of the batteries by light illumination conditions.例文帳に追加

充電器は、充電できる複数の円筒形電池３を平行に並べて脱着できるようにセットする電池ポケット２を設けてなるケース１と、このケース１に内蔵されて、電池ポケット２にセットされる電池を充電する充電回路１０と、電池ポケット２にセットしている電池の充電状態を検出して、電池の充電状態を光の発光状態で表示する充電状態の表示器４とを備えている。 - 特許庁

In the filter device provided with a filter component being a three-terminal filter, or the like having respective terminals of an input terminal, an output terminal and a ground terminal, and ground connected to the ground terminal, the ground terminal and the ground are connected to each other through a circuit in which an inductance element having prescribed inductance and a capacitance element having prescribed capacitance are mutually connected in parallel.例文帳に追加

入力端子、出力端子、およびグランド端子の各端子を有した３端子フィルタ等であるフィルタ部品と、前記グランド端子に接続されているグランドと、を備えたフィルタ装置であって、前記グランド端子と前記グランドは、所定のインダクタンスを有するインダクタンス要素と；所定のキャパシタンスを有するキャパシタンス要素と；が互いに並列に接続された回路を介して、互いに接続されている構成のフィルタ装置とする。 - 特許庁

The Δ-Σ type A/D conversion circuit is composed of a comparator for connecting a Δ-Σ modulator to two resonant tunnel diodes RTD1, RTD2 between two terminals in series and connecting an electric field effect transistor Tr3 to the resonant tunnel diode RTD1 in parallel, an input electric field effect transistor Tr1, a capacitor C, and a feedback electric field effect transistor Tr2.例文帳に追加

Δ−Σ型Ａ／Ｄ変換回路におけるΔ−Σモジュレータを、２つの端子間に２つの共鳴トンネルダイオードＲＴＤ１、ＲＴＤ２を直列に接続し、その一方の共鳴トンネルダイオードＲＴＤ１に並列に電界効果型トランジスタＴｒ３を接続したコンパレータと、入力用の電界効果型トランジスタＴｒ１と、コンデンサＣと、フィードバック用の電界効果型トランジスタＴｒ２によって構成した。 - 特許庁

In this case, the circuit is provided with an arithmetic part 56 for logically operating the parallel data read of each memory cell 16a, 16b on the rest mode.例文帳に追加

外部から供給される直列データを並列データに変換する入力変換部４２と、並列データの各データをそれぞれ書き込む複数のメモリセル領域１６ａ、１６ｂと、各メモリセル領域１６ａ、１６ｂから読み出されるデータにより生成される並列データを直列データに変換する出力変換部４４とを備えた半導体集積回路において、試験モード時に、各メモリセル領域１６ａ、１６ｂから読み出される並列データを論理演算する演算部５６を備えたことを特徴とする。 - 特許庁

On an assembled-circuits substrate in which the same circuits including a CPU are formed and segmented, the interface circuits of the output terminal connected to the individual units substrate in parallel is provided at the part other than portions on which the individual units are formed, and the output terminal of the write-in unit can be connected to the input terminal of the interface circuit.例文帳に追加

１枚の回路基板上に、ＣＰＵを含む同一回路が形成されてなる個別ユニット基板が区画されて複数個形成されてなる組み回路基板において、前記回路基板上の前記個別ユニット基板が形成された部分を除く他の部分に、出力端子が該個別ユニット基板に並列的に接続されたインターフェイス回路を設け、該インターフェイス回路の入力端子に、書き込みユニットの出力端子を接続可能にしたものである。 - 特許庁

The semiconductor testing apparatus which performs parallel tests while applying test pattern waveforms to a plurality of devices under measurement 12, is equipped with a pattern generator 101 for generating first test pattern data common to each device 12, a storage portion 103 for generating second test pattern data individual to each device 12, and a first selection circuit 105 for choosing either the first test pattern data or the second test pattern data.例文帳に追加

複数の被測定デバイス１２に対し、試験パターン波形を印加して並列試験を行う半導体試験装置において、各被測定デバイス１２に共通の第１試験パターンデータを発生するパターン発生器１０１と、各被測定デバイス１２に個別の第２試験パターンデータを発生する記憶部１０３と、第１試験パターンデータと第２試験パターンデータのいずれかを選択する第１の選択回路１０５とを備えたことを特徴とする。 - 特許庁

The inverter circuit U11 comprises a CMOS inverter IV1, which includes MOS transistors MP4 and MN4, a P-channel MOS transistor MP3 which functions as the current source for a CMOS inverter IV1, and a CMOS inverter IV2 which is connected in parallel to the CMOS inverter IV1 and includes MOS transistors MP5 and MN5.例文帳に追加

インバータ回路Ｕ１１は、ＭＯＳトランジスタＭＰ４とＭＮ４からなるＣＭＯＳインバータＩＶ１と、ＣＭＯＳインバータＩＶ１の電流源として機能するＰチャネルＭＯＳトランジスタＭＰ３と、ＣＭＯＳインバータＩＶ１の電流源として機能するＮチャネルＭＯＳトランジスタＭＮ３と、ＣＭＯＳインバータＩＶ１に並列に接続されてＭＯＳトランジスタＭＰ５とＭＮ５とからなるＣＭＯＳインバータＩＶ２とからなる。 - 特許庁

This power factor improving power supply circuit once stores surge energy generated at a switch element 3 off time in a capacitor 10 through the forward conduction of a charge storage type diode 9 having a long carrier lifetime, connected in parallel with the switch element 3 by an inductor for reducing the reverse recovery current of the reverse-current blocking diode 6, and returns the surge energy to a load during its reverse conduction period.例文帳に追加

逆流阻止用ダイオード６の逆回復電流を低減するためのインダクタにより、スイッチ素子３のオフ時に発生するサージエネルギーを、スイッチ素子３に並列接続されたキャリアライフタイムの長い電荷蓄積型ダイオード９の順方向導通を通してコンデンサ１０に一旦蓄え、その逆方向導通期間に前記サージエネルギーを負荷に戻すことを特徴とする力率改善型電源回路。 - 特許庁

The method includes the steps of: creating essentially parallel alternating phase shift regions aligned with the critical width segments and extending beyond ends of at least some of the critical width segments; enclosing the integrated circuit layout and the alternating phase shift regions with a boundary; extending the alternating phase shift regions to an edge of the boundary; and creating the alternating phase shift/mask based on the alternating phase shift regions.例文帳に追加

この方法は、これらのクリティカルな幅のセグメントに整列し、かつこれらクリティカルな幅のセグメントの少なくとも一部の端部を越えて延長する本質的に平行な交互位相シフト領域を生成することと、集積回路レイアウトおよび交互位相シフト領域をバウンダリで取り囲むことと、交互位相シフト領域をこのバウンダリのエッジまで延長することと、その後、これらの交互位相シフト領域に基づいて交互位相シフト・マスクを生成することとを含む。 - 特許庁

The discharge lamp lighting apparatus for light control connects the capacitor to the discharge lamp in parallel, connection is made so that resonance current produced by the resonance effect does not flow into the filament of the discharge lamp, and at the same time preheats the filament of the discharge lamp by a filament preheating circuit with DC constant voltage as a power source.例文帳に追加

可変直流電源をインバータにより高周波に変換して、チョークコイルとコンデンサからなる共振回路に共振作用を起こさせて、この共振作用により生じた高電圧により放電灯を高周波点灯させるインバータ式点灯装置において、前記コンデンサは放電灯と並列に接続され、かつ放電灯のフィラメントに前記共振作用により生じた共振電流を流さないように接続し、同時に直流定電圧を電源とするフィラメント予熱回路により前記放電灯のフィラメントを予熱する調光用放電灯点灯装置。 - 特許庁

The serial/parallel mutual conversion of the signals is executed, all the signals are transmitted to a micro processing circuit installed and disposed on the board, the processing and control of communication contents are executed in it and guiding communication is performed on the basis of the contents.例文帳に追加

装置本体基板上に、デジタルパルスを無線出力するためのパルス無線送受信回路と、このパルス返信波を受信するための回路を内部に構成し、この信号を無線通信ドライバ回路に送り、これとは別の周波数帯を利用する無線通信用の、送受信制御回路を同時に同一基板回路上に配設し、これらの信号をシリアル／パラレル相互変換を実行して、すべての信号を、この基板上に設置配設された超小型演算処理回路に送信し、この中において通信内容の処理と制御を実行させ、その内容に基づいて、誘導通信を行う。 - 特許庁

A contactless power transmission device can include: a flexible substrate; a coil unit for contactless power transmission which is formed in the flexible substrate and includes a coil part formed to have a wiring pattern form and having a plurality of coil strands connected in parallel to thereby form a single coil pattern; and a circuit unit for contactless power transmission formed in the flexible substrate and electrically connected to the coil unit.例文帳に追加

本発明の一実施形態による無接点電力伝送装置は、柔軟性基板と、当該柔軟性基板に形成され配線パターン状に形成されて多数のコイルストランドが並列に連結されて一つのコイルパターンを形成するコイル部を含む無接点電力伝送用コイルユニットと、上記柔軟性基板に形成され上記コイルユニットと電気的に連結される無接点電力伝送用回路ユニットと、を含むことができる。 - 特許庁

This system comprises an easily detachable current boost module 10 so that, when various peripheral devices such as external devices SW11 and SW21 are used between the control device 1 and the cable with connector 2, electronic parts of resistors R10 and R100 can be arranged to vary the input current, and electronic parts can be arranged to connect individual input circuits within the input circuit 11 in parallel.例文帳に追加

前記制御装置１と前記コネクタ付ケーブル２との間に、外部スイッチＳＷ１１、ＳＷ２１等の様々な周辺装置を用いる場合、入力電流を可変させるように抵抗Ｒ１０，Ｒ１００の電子部品を配置できるようにし、また、入力回路１１内の個々の入力回路を並列接続するために電子部品を配置できるようにした、簡単に着脱可能な電流ブーストモジュール１０を備える。 - 特許庁