PARALLEL CIRCUITの部分一致の例文一覧と使い方
該当件数 : 4352件
The transmission node comprises two transmission signal processing systems for processing the same I/O signal in parallel, and a fail-safe circuit (281) for collating the I/O signals processed by both signal processing systems and outputting a signal from any one transmission signal processing system if an abnormality does not exist as a result of collation otherwise outputting a safe side signal.例文帳に追加
伝送ノードはそれぞれ同一入出力信号を並列処理する2つの伝送信号処理系を備えるとともに、両伝送信号処理系によって処理された両入出力信号を照合チェックし、照合の結果、異常が無かったときはいずれか一方の伝送信号処理系の信号出力を行ない、異常が発見されたときは安全側の信号出力を行なうフェールセーフ回路(281)を備える。 - 特許庁
A packet data arrangement control circuit 1 is provided with FIFO memories 19-11-19-1M-19-N1-19-NM that store data bytes in M-byte width resulting from parallel processing applied to variable length packets in the unit of M sets without a gap by each logical channel in a state that pad bytes between user packet frames of the variable length packet are eliminated.例文帳に追加
パケットデータ配列制御回路1は、可変長パケットをパラレル化したMバイト幅のデータバイトを可変長パケットのユーザパケットフレームの間のパッドバイトが取り除かれた状態で論理チャネル毎に隙間なくM個単位で保持するFIFOメモリ19−11〜19−1M〜19−N1〜19−NMを備えている。 - 特許庁
A filter circuit for deleting the load current waveform is formed of a fourth Butterworth high pass filter, resistors NW1-NW4 for determining the cut off frequency are constituted by a group 20 where four resistors are arranged in parallel, the resistance is changed by changing the combination of the four resistors, and the cut off frequency is made adjustable.例文帳に追加
負荷電流波形を削除するフィルタ回路を4次のバタワースハイパスフィルタで形成し、そのカットオフ周波数を決定する抵抗NW1〜NW4を4個の抵抗を並列配置した組20で構成し、4個の抵抗の組み合わせを変えることで抵抗値を変えてカットオフ周波数を可変とした。 - 特許庁
Parasitic capacitance formed between the reference level wiring 103 and a corresponding signal wiring 100 is added to variable capacitive elements of circuit elements 101 in parallel and a partial hollow layer 104 at least vertically below the corresponding signal wiring 100 is placed in a multi- layered board 102 in which the voltage controlled piezoelectric oscillator is configured.例文帳に追加
基準電位配線103との間に生じる寄生容量が、回路素子101中の可変容量素子に対して並列に付加される該当信号配線100の垂直下が、少なくとも中空となった部分中空層104を電圧制御圧電発振器が構成されている多層基板102中に設ける。 - 特許庁
The microwave band voltage control oscillator for controlling an oscillation frequency by varactor diodes includes the varactor diode circuit having a plurality of series connection circuits in each of which the varactor diode is connected to a capacitor in series and connecting the plurality of series connection circuits in parallel, and the varactor diodes include at least one of a GaAs hyper abrupt type varactor diode and a Si abrupt type varactor diode.例文帳に追加
バラクタダイオードにより発振周波数を制御するマイクロ波帯電圧制御発振器であって、前記バラクタダイオードと容量とが直列に接続された直列接続回路を複数備え、該直列接続回路が複数並列に接続されたバラクタダイオード回路と、前記バラクタダイオードが、GaAsのHyper Abrupt型のバラクタダイオードおよびSiのAbrupt型のバラクタダイオードを少なくとも1つ以上含む。 - 特許庁
One embodiment of the spike reduction circuit for inspecting the organic EL panel is provided with an operation amplifier constituting a noninversion amplifier, and one diode connected in parallel to a feedback resistance connected to an input end in one side of the operation amplifier and an output end thereof, or a plurality of diodes connected in series to conform normal directions.例文帳に追加
有機ELパネル検査用スパイク低減回路の一態様は、非反転増幅器を構成するオペレーションアンプと、オペレーションアンプの一方の入力端と出力端とを接続する帰還抵抗に対して並列接続する1つのダイオード又は順方向を一致させて直列接続した複数のダイオードとを備えた構成とする。 - 特許庁
At least one element among a plurality of antenna elements 1 to 5 using the same feeding points E1 and E2 is indirectly grounded through capacitance between the body of a vehicle V and the ground by connecting the points E1 and E2 to the ground 6 of a diversity system circuit Ds and arranging them almost parallel to the car body.例文帳に追加
給電点E_1,E_2を同じくする複数のアンテナエレメント1〜5のうち少なくとも1本のエレメントを、その給電点E_1,E_2側をダイバシティーシステム回路Dsのアース側6に接続し、かつ、自動車Vの車体と略平行に配置することにより、当該車体と大地間の静電容量を介して間接的に接地させた。 - 特許庁
In the power converter according to an embodiment, a PiN diode is connected in reverse parallel with the power conversion circuit between a P pole and an N pole closer to AC side than a capacitor so that reverse current is diverted to the PiN diode to reduce flowing current of reflux diodes, an SBD and a JBS, for suppressing element destruction.例文帳に追加
実施の形態の電力変換装置は、コンデンサより交流側のP極−N極間に、電力変換回路とは逆並列にPiNダイオードを接続し、反転電流をPiNダイオードにも分流させて、還流ダイオードであるSBD、JBSの通電電流を低減し素子破壊を抑制するようにしたものである。 - 特許庁
A switching output obtained in a primary side resonance circuit is fed back by a magnetic coupling system via a primary side parallel resonance capacitor.例文帳に追加
分電圧プッシュプル形のスイッチング周波数制御方式複合共振形コンバータに対して磁気結合トランスMCTを有する力率改善回路を備えたスイッチング電源回路として、一次側共振回路に得られるスイッチング出力が一次側並列共振コンデンサを介することで、磁気結合方式により帰還されるようにする。 - 特許庁
In this system, a serial/parallel converting circuit 11 simultaneously supplies digital signals of R, G, and B components of prescribed n bits to a plurality of lookup tables, 13R, 13G, 13B provided for respective color components sequentially as address signals, so as to generate corrected digital signals, and then a selector 14 selects the digital signals from the timely- appropriate lookup tables to output them.例文帳に追加
シリアル/パラレル変換回路11から順次出力される所定nビットのR、G、B成分のディジタル信号を同時に、各色成分毎に設けられた複数のルックアップテーブル13R、13G、13Bにアドレス信号として供給して補正処理したディジタル信号を発生させ、セレクタ14によりその時点で適切なルックアップテーブルからのディジタル信号を選択して出力する。 - 特許庁
In the fuel cell system, a hot water storage circulation circuit includes a flow channel 75 equipped with a first heat exchanger 74 and a flow channel 72 equipped with an exhaust heat recovery means 30 raising the temperature of stored hot water by recovering either exhaust heat of offgas exhausted from a fuel cell 10 or exhaust heat generated at a reformer 20, in parallel.例文帳に追加
燃料電池システムにおいては、貯湯水循環回路は、第1熱交換器74を設けた流路75と、燃料電池10から排出されるオフガスの排熱、改質器20にて発生する排熱の少なくとも何れか一方を回収して貯湯水を昇温する排熱回収手段30を設けた流路72と、が並列に設けられている。 - 特許庁
An energy saving system includes a transformer 6 attached to between power lines 5 provided between a power supply 3 and a load 4 on the primary side; a capacitor 8 that forms a parallel resonance circuit 7 resonating at a frequency of a power fundamental wave in a space relative to a winding 6b of the transformer 6 by being attached to the secondary side of the transformer 6.例文帳に追加
一次側が電源3と負荷4との間の電源線5間に取り付けられたトランス6と、このトランス6の二次側に取り付けられることによりトランス6の二次巻き線6bとの間で電源基本波の周波数によって共振する並列共振回路7を形成するコンデンサ8とを備える。 - 特許庁
A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加
真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第1、第2のトランジスタによって真ビット線(BLT)と相補ビット線(BLC)とに接続されているスタティックランダムアクセスメモリ(SRAM)セルの制御方法が提供される。 - 特許庁
The crosstalk prevention circuit includes a third signal line 13 between two signal lines formed almost in parallel to each other, for example, master clock and slave clock lines l1 and l1, the third signal line being grounded when there is no signal applied to at least one of those two signal lines, for example, when a test signal is applied and the signal is applied to the two signal lines.例文帳に追加
クロストーク防止回路は、ほぼ平行して形成されている少なくとも2本の信号線、たとえば、マスタスロック用線とスレーブクロック用線l1,l2の間に、これら2本の信号線の少なくとも一方に印加される信号が存在しないとき、たとえば、テスト用信号が印加され、前記2本の信号線に信号が印加されるとき接地状態になる第3の信号線l3を生成する。 - 特許庁
A connector includes: a first housing 10; a first paired terminal fittings 50 accommodated in the first housing 10 in parallel; a short terminal 40, which is attached in the first housing 10, to short-circuit the first paired terminal fittings 50; and a sub-housing 30, which is insulated, to hold the short terminal 40.例文帳に追加
コネクタは、第1ハウジング10と、第1ハウジング10内に並列状に収容された対をなす第1端子金具50と、第1ハウジング10内に取り付けられ、対をなす第1端子金具50を短絡させるショート端子40と、ショート端子40を保持する絶縁性のサブハウジング30とを有する。 - 特許庁
The fuse structure part in an integrated circuit chip comprises an insulated semiconductor substrate, a fuse bank 410 which is constituted of a plurality of the parallel fuse links 402, 404 and 404 on the same plane and which are integrated with the insulated semiconductor substrate and voids 410 and 412 which scatter between pairs of fuse links and which extend across the plane delimited by the fuse links on the same plane.例文帳に追加
絶縁された半導体基板と、複数の平行で同一平面のヒューズ・リンク402、404、406からなり、絶縁された半導体基板と一体のヒューズ・バンク410と、各対の前記ヒューズ・リンク間に散在し、同一平面のヒューズ・リンクによって画定される平面を越えて延びるボイド410、412とを含む、集積回路チップ内のヒューズ構造部について記載する。 - 特許庁
To provide a broadband DC component eliminating circuit wherein a high frequency capacitor and a low frequency capacitor are connected in parallel between board patterns opposed to each other with an interval on a dielectric board and a structure realizing ease of mount is realized by decreasing a connection length of metallic conductors such as a gold ribbon and a gold wire incurring deterioration in the high frequency characteristic and to provide an assembling method therefor.例文帳に追加
誘電体基板上で間隔を置いて向き合った基板パターン間に、高周波用コンデンサと低周波用コンデンサを並列に接続した広帯域直流成分除去回路及びその組立方法において、高周波特性の劣化を招く金リボンや金ワイヤーなどの金属導体の接続長を短縮して、実装が容易な構造を実現する。 - 特許庁
A high frequency circuit comprising a branching filter 2, at least two low frequency side high frequency switches 3, and a high frequency side high frequency switch 4, is configured such that a high pass filter is adopted for a 90-degree phase shifter 12 forming at least the high frequency side high frequency switch 4, and a choke line 17 is connected in parallel with the high pass filter.例文帳に追加
分波器2と少なくとも2つの低域側高周波スイッチ3及び高域側高周波スイッチ4とからなる高周波回路において、少なくとも高域側高周波スイッチ4を形成する90度位相器12をハイパスフィルタにて形成するとともに、このハイパスフィルタにチョーク線路17を並列接続した構成とする。 - 特許庁
The data line drive circuit 130 sequentially converts image data DR, DG, DB into dot-sequential image data and then converts them into line-sequential image data, and further processes the line- sequential image data corresponding to each color by serial-parallel conversion and thereby generates serial mode image data corresponding to each data line 114, and furthermore processes them by D-A conversion, to generate each image signal.例文帳に追加
データ駆動回路130は、画像データDR,DG,DBを点順次画像データに変換しこれを線順次画像データに変換し、さらに各色に対応する線順次画像データをパラレル−シリアル変換してシリアル形式の画像データを各データ線114に対応して生成し、これをDA変換して各画像信号を生成する。 - 特許庁
To provide a highly reliable semiconductor light-emitting device hardly causing a problem such as a short circuit defective between light-emitting units while maintaining the reliability of wiring etc. in the semiconductor light-emitting device in which a plurality of light-emitting units are formed into monolithic and the light-emitting units are connected in series and parallel, thereby making the unit have high luminance.例文帳に追加
複数の発光ユニットをモノリシック化してその複数の発光ユニットを直並列に接続し、高輝度化する半導体発光装置において、配線などの信頼性を維持しながら、発光ユニット間のショート不良などの問題が生じにくく信頼性の高い半導体発光装置を提供する。 - 特許庁
The signal processing circuit is provided with a bus wiring DB for receiving digital video signals, and a data register 6 for sequentially sampling the digital video signals on this bus wiring DB and outputting them in parallel, and this data register 6 includes a plurality of sampling latches 10 for level-converting each signal voltage of the digital video signals in bit units.例文帳に追加
信号処理回路はデジタル映像信号を受け取るバス配線DBと、このバス配線DB上のデジタル映像信号を順次サンプリングして並列的に出力するデータレジスタ6とを備え、このデータレジスタ6はデジタル映像信号の信号電圧をそれぞれビット単位にレベル変換する複数のサンプリングラッチ10を含む。 - 特許庁
The electrostatic chuck unit is used in the semiconductor manufacturing apparatus, and can incorporate an externally mounted capacitor into the inside of the electrostatic chuck in parallel for an electric circuit, thus sucking the sample even after a suction voltage is cut off, simplifying the design of a conveyance system using the electrostatic chuck, and inexpensively achieving manufacture.例文帳に追加
半導体製造装置に用いられる静電チャックユニットであって、静電チャック内部に電気回路的に並列に外付けコンデンサーを内蔵可能とした構造にすることで吸着電圧切断後においても試料の吸着が可能となるようにし静電チャックを用いた搬送系の設計が簡素で製作が安価にできるようにした。 - 特許庁
The power converter includes a housing, a connection terminal provided in the housing, a control circuit provided in the housing, a wiring which connects the connection terminal and the control circuit, a first noise removing means connected between the wiring and the ground potential of the housing, and a second noise removing means connected in parallel with the first noise removing means between the wiring and the ground potential of the housing.例文帳に追加
筐体と、前記筐体に設けられた接続端子と、前記筐体の内部に設けられた制御回路部と、前記接続端子と前記制御回路部とを接続する配線と、前記配線と前記筐体の接地電位との間に接続された第1のノイズ除去手段と、前記配線と前記筐体の接地電位との間に、前記第1のノイズ除去手段と並列に接続された第2のノイズ除去手段と、を有する電力変換装置である。 - 特許庁
The figure drawing device comprises a vertex shader 300 to perform processing of vertex data, a viewport clipping circuit 301, a setup circuit 302, a rasterizer 303, a texture memory 305 to store texture data, a frame buffer 306 to store pixel data, and a multithread shader 304 to generate pixel threads of a pixel unit by accessing the pixel data and the texture data, to perform parallel processing.例文帳に追加
図形描画装置は、頂点データを処理する頂点シェーダ300と、ビューポートクリッピング回路301と、セットアップ回路302と、ラスタライザ303と、テクスチャデータを保存するテクスチャメモリ305と、ピクセルデータを保存するフレームバッファ306と、ピクセルデータとテクスチャデータにアクセスしてピクセル単位のピクセルスレッドを生成して並列処理するマルチスレッドシェーダ304とを備えている。 - 特許庁
The antenna device comprises an antenna 11, a variable capacitor 12 arranged closely to the antenna 11 and connected in series or parallel to the antenna 11 to form a resonance circuit, a tuning voltage supply terminal 14 for supplying a tuning voltage to vary the electrostatic capacitance of the variable capacitor 12, and an output/input terminal 16 that outputs/inputs power from/to the resonance circuit.例文帳に追加
アンテナ11と、このアンテナ11に近接して配置されるとともにこのアンテナ11と直列或いは並列接続して共振回路を形成する可変容量コンデンサ12と、この可変容量コンデンサ12の静電容量を可変すべく同調電圧を供給する同調電圧供給端子14と、共振回路からの電力の取り出し或いは電力の供給をする入出力端子16とを有するものである。 - 特許庁
Also, according to the method, the insulating layer is not formed as a single layer but as a laminated layer made by laminating semi-set thermosetting resin layers on both surfaces of a full-set thermosetting resin layer, so that formability in the manufacturing method for the parallel multilayer printed circuit board is improved, and the circuit board is provided with a higher dielectric constant to improve impedance balance.例文帳に追加
本発明によれば、多層印刷回路基板の製造方法において、絶縁層の形成時に絶縁層を単層にせず、完全硬化状態の熱硬化性樹脂層の両面に半硬化状態の熱硬化性樹脂層を積層した形態の絶縁層を使用することにより、本発明に係る並列的多層印刷回路基板の製造方法における成形性を良くし、絶縁層により高い比誘電率を提供し、それによりインピーダンス均衡性を向上させることができる。 - 特許庁
A unit body comprises a plurality of light emitting diodes each covered with an irregular reflection member at their light-emitting tip; a ladder type circuit having the plurality of light emitting diodes connected in parallel; a light emitting part having a transparent or semitransparent hollow columnar shape with the ladder type circuit inserted therein; and a power supply part which supplies predetermined electric power to the light emitting diodes to cause the diodes to emit light.例文帳に追加
素子発光先端部を乱反射部材で覆った複数の発光ダイオード素子と、複数の該発光ダイオード素子を並列に接続した梯子型回路と、透明または半透明の中空柱状の形状を有し、該梯子型回路を内挿してなる発光部と、前記発光ダイオードに所定電力を供給して前記発光ダイオードを発光させる電源部とによってユニット本体を構成してなるLED照明ユニット。 - 特許庁
The voltage-controlled oscillator includes a Colpitts oscillation circuit to a transistor of which a series circuit comprising: a WAVE electrode SAW resonator resonated at a prescribed frequency; and a variable capacitance element for controlling the prescribed frequency on the basis of an external control voltage and an extension coil are connected, and the extension coil is connected in parallel with the WAVE electrode SAW resonator the resonance characteristic of which is enhanced.例文帳に追加
本発明の電圧制御型発振器は、所定の周波数で共振するWAVE電極型SAW共振子と外部からの制御電圧に基づいて所定の周波数を制御する可変容量素子との直列回路と、伸張コイルとをそれぞれトランジスタに接続したコルピッツ型の発振回路を備え、共振特性の改善が図られたWAVE電極型のSAW共振子と並列に前記伸張コイルを接続する。 - 特許庁
The charge suppression circuit 7, formed by connecting a resistor and a diode in parallel with each other, is serially connected to the line-separation compensation capacitor 8, and a charge current to the line-separation compensation capacitor 8 is current-controlled by the resistor of the charge suppression circuit 7.例文帳に追加
抵抗器とダイオードとが並列接続して形成された充電抑制回路7を離線補償コンデンサ8に直列接続し、離線補償コンデンサ8への充電電流は充電抑制回路7の抵抗器によって電流を制限し、パンタグラフ1aが架線1から離線した場合には離線補償コンデンサ8から充電抑制回路7のダイオードを通して通常フィルタコンデンサ9側に電流を制限することなく必要な電流を供給する。 - 特許庁
The lighting device of a discharge lamp having an inverter circuit IN with a pair of switch element Q1, Q2 is lighted by supplying a high frequency voltage to a plurality of discharge lamps L disposed in parallel from each other through the inverter circuit IN from a direct current electric source by alternately switching on/off a pair of switch element Q1, Q2.例文帳に追加
一対のスイッチ素子Q1,Q2を有するインバータ回路INを備え、一対のスイッチ素子Q1,Q2を交互にオンオフさせることにより、直流電源からインバータ回路INを介して、互いに並列に設けられた複数の放電灯Lに高周波電圧を供給して点灯させるようにした放電灯点灯装置において、前記複数の放電灯Lのうちのいずれかの放電灯Lが無負荷になったとき、インバータ回路INの高周波電圧の周波数を上昇させるようにした。 - 特許庁
The inspection device for inspecting a plurality of semiconductor elements by using parallel processing through being connected to them, respectively, comprises a drive circuit for outputting a drive signal to the semiconductor elements; a correlated double sampling circuits for eliminating the noise of the image signals outputted from the semiconductor elements; and a serial processing circuit for converting the signals outputted from the respective correlation double sampling circuits into a single serial signal.例文帳に追加
本発明は、複数の半導体素子を並列処理によって検査する半導体素子の検査装置であって、検査の対象となる複数の半導体素子のそれぞれに接続され、半導体素子に駆動信号を出力する駆動回路と、半導体素子のそれぞれに接続され、該半導体素子から出力される画像信号のノイズを除去する相関2重サンプリング回路とを備え、相関2重サンプリング回路のそれぞれから出力される出力信号を一つのシリアル信号に変換するシリアル処理回路が設けられている。 - 特許庁
An integrated circuit 101 having an internal CPU 102 and an internal SRAM 103 is mounted with the external interface having a parallel communication SRAM 104 accessible to both internal CPU 102 and external CPU 110 and a bus control circuit 105 having an arbitration function 105a of arbitrating access from the internal CPU 102 and access from the external CPU 110 and for executing access control denying access from the external CPU 110 to the internal SRAM 103.例文帳に追加
内部CPU102と内部SRAM103とを備えた集積回路101に、上記内部CPU102と上記外部CPU110の双方からアクセス可能なパラレル通信用SRAM104と、上記内部CPU102からのアクセスと上記外部CPU110からのアクセスを調停する調停機能105aを有し、上記外部CPU110から上記内部SRAM103へのアクセスを受け付けないようにアクセス制御を行うバスコントロール回路105とを備えた外部インターフェースを搭載した。 - 特許庁
In addition to a serial circuit of the resonance capacitors 4, 5, a filter capacitor serial circuit consisting of serially connected capacitors 22, 23 is connected in parallel, and there is provided a reactor 24 for separating these resonance and filter capacitor serial circuits with respect to high frequency.例文帳に追加
加熱コイル11に高周波電力を供給するインバータ50を備え、インバータ50は、直列接続した共振コンデンサ4,5からなる共振用コンデンサ直列回路と、直列接続したスイッチング素子6,7のスイッチング回路とを並列に接続した電磁誘導加熱装置において、共振用のコンデンサ4,5の直列回路とは別に、直列接続したコンデンサ22,23からなるフィルタ用のコンデンサ直列回路を並列に接続し、これらの共振用とフィルタ用のコンデンサ直列回路間を高周波的に分離するリアクトル24を設けた。 - 特許庁
The infrared emitting diode drive circuit comprises transistors provided in parallel in the infrared LED, a switching circuit first transistor connected to the infrared light emitting diodes connected forward to a power source, and a pulse signal output terminal connected to a base, and a second NPN transistor connected from an anode to a collector, a cathode to an emitter to the infrared light emitting diode.例文帳に追加
赤外LEDに並列的にトランジスタを設けたもので、電源に順方向接続した赤外線発光ダイオードに、スイッチング回路第1トランジスタを接続し、ベースにパルス信号出力端子を接続したリモコン送信機の赤外線発光ダイオード駆動回路において、赤外線発光ダイオードに、第2NPN型トランジスタをアノード−コレクタ,カソード−エミッタ接続した赤外LED発光駆動回路とした。 - 特許庁
Concerning this high frequency switch, a parallel circuit is formed by connecting an inductor 11 and a capacitor 4, which is connected to the cathode of a first diode 1 for limitation from an antenna ANT to the transmission circuit to the said first diode and a transmission/reception switching signal to be the forward bias voltage of first and second diodes 1 and 3 is supplied to the node of the inductor 11 and the capacitor 4.例文帳に追加
本発明は、アンテナANTから送信回路までを制限する第1のダイオード1に対して、インダクタ11と該第1のダイオード1のカソードに接続するコンデンサ4とが接続して成る並列回路を形成するとともに、該インダクタ11とコンデンサ4との接続点に、第1及び第2のダイオード1、3の順バイアス電圧となる送受切り換え信号を供給するようにした高周波スイッチである。 - 特許庁
The sensing device includes the piezoelectric vibrator 10 excited at predetermined frequency; an oscillation circuit 20 electrically oscillating the piezoelectric vibrator 10; and an external capacity detecting unit 30 with a resistance 40 and an inductance element 50 connected in parallel or in series to form part of the oscillation circuit 20.例文帳に追加
所定の周波数で励振される圧電振動子10と、圧電振動子10を電気的に発振させる発振回路20と、抵抗40とインダクタンス素子50とが並列接続または直列接続され、発振回路20の一部を形成する外部容量検出ユニット30と、を備え、発振回路20が、圧電振動子10と外部容量検出ユニット30を介して接地され、液体または気体中の静電容量の変化を、位相または周波数の変化として出力する。 - 特許庁
The solenoid driving circuit 10 includes: a solenoid coil 11 for effecting a plunger sucking operation; a bidirectional Zener diode 40 connected in parallel with the solenoid coil 11 and absorbing the surge voltage generated when current conduction to the solenoid coil 11 is stopped down to a Zener voltage; and a hold transistor 32 connected in series with the solenoid coil 11 and the bidirectional Zener diode 40.例文帳に追加
ソレノイド駆動回路10は、プランジャ吸着動作を行わせるソレノイドコイル11と、当該ソレノイドコイル11に対して並列に接続され、ソレノイドコイル11への通電が停止した場合に発生するサージ電圧をツェナ電圧まで吸収する双方向ツェナダイオード40と、これらソレノイドコイル11及び双方向ツェナダイオード40に対して直列に接続された保持トランジスタ32と、を備えている。 - 特許庁
A serial data generation section 33 generates serial data OutA, OutB by performing serial conversion on the first and second expanded parallel data received via a selector 32 with a clock Clk of a PLL circuit 2 as a reference, further generates serial data OutC delayed from one data item for a single-unit term, and generates serial data OutS for an output by mixing the generated three serial data items.例文帳に追加
シリアルデータ生成部33は,PLL回路2のクロックClkを基準に,セレクタ部32を介して受信した第1および第2の伸張パラレルデータをシリアル変換してシリアルデータOutA,OutBを生成し,さらに一方のデータから1単位周期遅延させたシリアルデータOutCを生成し,生成した3つのシリアルデータをミキシングして出力用のシリアルデータOutSを生成する。 - 特許庁
The high-temperature superconducting magnet includes a superconducting coil formed by winding a high-temperature superconducting wire material in a coiled shape and a permanent current switch connected to the superconducting coil where the superconducting coil is formed by winding a plurality of high-temperature superconducting wire materials in parallel, and the high-temperature superconducting wire materials have short-circuit portions connected to other high-temperature superconducting wire materials through conductive materials.例文帳に追加
本発明の高温超電導マグネットは、高温超電導線材をコイル状に巻いた超電導コイルと、該超電導コイルに接続された永久電流スイッチとが備えられており、超電導コイルは、複数の高温超電導線材が並列に巻かれたコイルであり、それぞれの高温超電導線材は、導電性材料を介して他の高温超電導線材と接続された短絡部を有することを特徴とする。 - 特許庁
The charger has a case 1, having a battery pocket 2 for loading a plurality of rechargeable cylindrical batteries 3 arranged in parallel in a removable manner, a charging circuit 10 housed in the case 1 to charge the batteries loaded in the battery pocket 2, and a charging state indicator 4 for detecting the charging state of the batteries loaded in the battery pocket 2 and indicating the charging state of the batteries by light illumination conditions.例文帳に追加
充電器は、充電できる複数の円筒形電池3を平行に並べて脱着できるようにセットする電池ポケット2を設けてなるケース1と、このケース1に内蔵されて、電池ポケット2にセットされる電池を充電する充電回路10と、電池ポケット2にセットしている電池の充電状態を検出して、電池の充電状態を光の発光状態で表示する充電状態の表示器4とを備えている。 - 特許庁
In the filter device provided with a filter component being a three-terminal filter, or the like having respective terminals of an input terminal, an output terminal and a ground terminal, and ground connected to the ground terminal, the ground terminal and the ground are connected to each other through a circuit in which an inductance element having prescribed inductance and a capacitance element having prescribed capacitance are mutually connected in parallel.例文帳に追加
入力端子、出力端子、およびグランド端子の各端子を有した3端子フィルタ等であるフィルタ部品と、前記グランド端子に接続されているグランドと、を備えたフィルタ装置であって、前記グランド端子と前記グランドは、所定のインダクタンスを有するインダクタンス要素と;所定のキャパシタンスを有するキャパシタンス要素と;が互いに並列に接続された回路を介して、互いに接続されている構成のフィルタ装置とする。 - 特許庁
The Δ-Σ type A/D conversion circuit is composed of a comparator for connecting a Δ-Σ modulator to two resonant tunnel diodes RTD1, RTD2 between two terminals in series and connecting an electric field effect transistor Tr3 to the resonant tunnel diode RTD1 in parallel, an input electric field effect transistor Tr1, a capacitor C, and a feedback electric field effect transistor Tr2.例文帳に追加
Δ−Σ型A/D変換回路におけるΔ−Σモジュレータを、2つの端子間に2つの共鳴トンネルダイオードRTD1、RTD2を直列に接続し、その一方の共鳴トンネルダイオードRTD1に並列に電界効果型トランジスタTr3を接続したコンパレータと、入力用の電界効果型トランジスタTr1と、コンデンサCと、フィードバック用の電界効果型トランジスタTr2によって構成した。 - 特許庁
In this case, the circuit is provided with an arithmetic part 56 for logically operating the parallel data read of each memory cell 16a, 16b on the rest mode.例文帳に追加
外部から供給される直列データを並列データに変換する入力変換部42と、並列データの各データをそれぞれ書き込む複数のメモリセル領域16a、16bと、各メモリセル領域16a、16bから読み出されるデータにより生成される並列データを直列データに変換する出力変換部44とを備えた半導体集積回路において、試験モード時に、各メモリセル領域16a、16bから読み出される並列データを論理演算する演算部56を備えたことを特徴とする。 - 特許庁
On an assembled-circuits substrate in which the same circuits including a CPU are formed and segmented, the interface circuits of the output terminal connected to the individual units substrate in parallel is provided at the part other than portions on which the individual units are formed, and the output terminal of the write-in unit can be connected to the input terminal of the interface circuit.例文帳に追加
1枚の回路基板上に、CPUを含む同一回路が形成されてなる個別ユニット基板が区画されて複数個形成されてなる組み回路基板において、前記回路基板上の前記個別ユニット基板が形成された部分を除く他の部分に、出力端子が該個別ユニット基板に並列的に接続されたインターフェイス回路を設け、該インターフェイス回路の入力端子に、書き込みユニットの出力端子を接続可能にしたものである。 - 特許庁
The semiconductor testing apparatus which performs parallel tests while applying test pattern waveforms to a plurality of devices under measurement 12, is equipped with a pattern generator 101 for generating first test pattern data common to each device 12, a storage portion 103 for generating second test pattern data individual to each device 12, and a first selection circuit 105 for choosing either the first test pattern data or the second test pattern data.例文帳に追加
複数の被測定デバイス12に対し、試験パターン波形を印加して並列試験を行う半導体試験装置において、各被測定デバイス12に共通の第1試験パターンデータを発生するパターン発生器101と、各被測定デバイス12に個別の第2試験パターンデータを発生する記憶部103と、第1試験パターンデータと第2試験パターンデータのいずれかを選択する第1の選択回路105とを備えたことを特徴とする。 - 特許庁
The inverter circuit U11 comprises a CMOS inverter IV1, which includes MOS transistors MP4 and MN4, a P-channel MOS transistor MP3 which functions as the current source for a CMOS inverter IV1, and a CMOS inverter IV2 which is connected in parallel to the CMOS inverter IV1 and includes MOS transistors MP5 and MN5.例文帳に追加
インバータ回路U11は、MOSトランジスタMP4とMN4からなるCMOSインバータIV1と、CMOSインバータIV1の電流源として機能するPチャネルMOSトランジスタMP3と、CMOSインバータIV1の電流源として機能するNチャネルMOSトランジスタMN3と、CMOSインバータIV1に並列に接続されてMOSトランジスタMP5とMN5とからなるCMOSインバータIV2とからなる。 - 特許庁
This power factor improving power supply circuit once stores surge energy generated at a switch element 3 off time in a capacitor 10 through the forward conduction of a charge storage type diode 9 having a long carrier lifetime, connected in parallel with the switch element 3 by an inductor for reducing the reverse recovery current of the reverse-current blocking diode 6, and returns the surge energy to a load during its reverse conduction period.例文帳に追加
逆流阻止用ダイオード6の逆回復電流を低減するためのインダクタにより、スイッチ素子3のオフ時に発生するサージエネルギーを、スイッチ素子3に並列接続されたキャリアライフタイムの長い電荷蓄積型ダイオード9の順方向導通を通してコンデンサ10に一旦蓄え、その逆方向導通期間に前記サージエネルギーを負荷に戻すことを特徴とする力率改善型電源回路。 - 特許庁
The method includes the steps of: creating essentially parallel alternating phase shift regions aligned with the critical width segments and extending beyond ends of at least some of the critical width segments; enclosing the integrated circuit layout and the alternating phase shift regions with a boundary; extending the alternating phase shift regions to an edge of the boundary; and creating the alternating phase shift/mask based on the alternating phase shift regions.例文帳に追加
この方法は、これらのクリティカルな幅のセグメントに整列し、かつこれらクリティカルな幅のセグメントの少なくとも一部の端部を越えて延長する本質的に平行な交互位相シフト領域を生成することと、集積回路レイアウトおよび交互位相シフト領域をバウンダリで取り囲むことと、交互位相シフト領域をこのバウンダリのエッジまで延長することと、その後、これらの交互位相シフト領域に基づいて交互位相シフト・マスクを生成することとを含む。 - 特許庁
The discharge lamp lighting apparatus for light control connects the capacitor to the discharge lamp in parallel, connection is made so that resonance current produced by the resonance effect does not flow into the filament of the discharge lamp, and at the same time preheats the filament of the discharge lamp by a filament preheating circuit with DC constant voltage as a power source.例文帳に追加
可変直流電源をインバータにより高周波に変換して、チョークコイルとコンデンサからなる共振回路に共振作用を起こさせて、この共振作用により生じた高電圧により放電灯を高周波点灯させるインバータ式点灯装置において、前記コンデンサは放電灯と並列に接続され、かつ放電灯のフィラメントに前記共振作用により生じた共振電流を流さないように接続し、同時に直流定電圧を電源とするフィラメント予熱回路により前記放電灯のフィラメントを予熱する調光用放電灯点灯装置。 - 特許庁
The serial/parallel mutual conversion of the signals is executed, all the signals are transmitted to a micro processing circuit installed and disposed on the board, the processing and control of communication contents are executed in it and guiding communication is performed on the basis of the contents.例文帳に追加
装置本体基板上に、デジタルパルスを無線出力するためのパルス無線送受信回路と、このパルス返信波を受信するための回路を内部に構成し、この信号を無線通信ドライバ回路に送り、これとは別の周波数帯を利用する無線通信用の、送受信制御回路を同時に同一基板回路上に配設し、これらの信号をシリアル/パラレル相互変換を実行して、すべての信号を、この基板上に設置配設された超小型演算処理回路に送信し、この中において通信内容の処理と制御を実行させ、その内容に基づいて、誘導通信を行う。 - 特許庁
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |