「Serial Clock Line」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD FOR REDUCING CLOCK SIGNAL AND DATA TIME SKEW IN CLOCK SIGNAL AND DATA SEPARATION TYPE SERIAL DATA COMMUNICATION SYSTEM COMPOSED OF MULTIDROP SYSTEM AND MAKING CLOCK SIGNAL TRANSMISSION LINE SINGLE LINE例文帳に追加

マルチドロップ方式で構成されたクロック信号・データ分離型シリアルデータ通信方式におけるクロック信号・データタイムスキューの低減方法とクロック信号伝送線の単線化 - 特許庁

To synchronize serial communication without increasing the number of signal lines except a clock signal line and a data signal line.例文帳に追加

クロック信号線及びデータ信号線以外に信号線を増やすことなく、シリアル通信の同期を可能とする。 - 特許庁

A gap between the microcomputer 56 and the sensor circuits 50A and 50D is configured so that data communication may be made attainable through the serial clock line 53 and the serial data line 54.例文帳に追加

マイクロコンピュータ５６とセンサ回路５０Ａ〜５０Ｄとの間は、シリアルクロックライン５３及びシリアルデータライン５４を介して、データ通信が可能に構成される。 - 特許庁

In this case, a portion of a serial data signal is expressed by controlling the impedance of the line for transmitting serial clock signals.例文帳に追加

このとき、シリアルクロック信号を伝送する線路のインピーダンスを制御することによって、シリアルデータ信号の一部を表現する。 - 特許庁

To generate a serial data stream capable of transferring a data signal and a clock signal through one control line in serial data transfer.例文帳に追加

シリアルデータ転送において、１本の制御線でデータ信号及びクロック信号を転送できるシリアルデータ列を生成することにある。 - 特許庁

A control section 3 transmits a serial communication enable signal EN and a serial clock signal CL generated therein to each of an LCD display drivers 2a to 2n being a plurality of circuits to be controlled through a shared serial communication enable line 4a and a shared serial clock line 4b, respectively.例文帳に追加

制御部３で発生したシリアル通信許可信号ＥＮおよびシリアルクロック信号ＣＬとを複数の被制御回路であるＬＣＤ表示ドライバ２ａ乃至２ｎの各々に対し共用のシリアル通信許可ライン４ａおよび共用のシリアルクロックライン４ｂによりそれぞれ共通伝送する。 - 特許庁

To provide a common-clock-based serial transfer circuit whose transfer speed can be further increased even if the operating frequency of a serial clock has reached its upper limit, without having to add a new serial data signal line.例文帳に追加

シリアルクロックの動作周波数が上限に達していても、新たなシリアルデータ信号線路を追加することなく、転送速度のさらなる高速化が可能な、共通クロック方式のシリアル転送回路を提供する。 - 特許庁

In addition, the pressure transducer is provided with a serial data/ address signal line 14 and a serial clock signal line 15 to transfer the correction data of read-only memory, and an address signal and data signal of the memory are serially transferred in synchronization with a clock signal.例文帳に追加

また、読出し専用メモリの補正データを転送するシリアルデータ／アドレス信号線１４とシリアルクロック信号線１５を備え、メモリのアドレス信号及びデータ信号をクロック信号に同期させて直列に転送する。 - 特許庁

In the power supply transmitter 20, adjustment is performed so as to turn a potential difference between the clock pair signal line 40 and the sync pair signal line 50 to 48 V when serial signals are not transmitted to the clock pair signal line 40 and clock signals are sent to the clock pair signal line 40 in the state.例文帳に追加

電源供給送信機２０では、クロックペア信号線４０にシリアル信号が送信されていないとき、クロックペア信号線４０とシンクペア信号線５０の電位差が４８Ｖになるように調整されており、この状態で、クロックペア信号線４０にクロック信号を送るようにしている。 - 特許庁

Serial links, consisting of serial data lines each having a plurality of layers and clock lines, are placed between the line interface sections 321-32n and the overhead data terminating section 34.例文帳に追加

回線インタフェース部３２_1 〜３２_n とオーバヘッドデータ終端部３４間は、複数の階層を有するシリアルデータ回線とクロック回線からなるシリアルリンクから構成されている。 - 特許庁

The transmitting section 5 receives the clocks CK_1 to CK_N outputted from the oscillation circuit 4, synchronizes the clock CKn (n is an integer being ≥1 and ≤N) with a serial data signal S_n and transmits the clock CKn synchronized with the serial data signal Sn to a receiver 3 through a high-speed serial transmission line Ln.例文帳に追加

送信部５は、発振回路４から出力されたクロックＣＫ_１〜ＣＫ_Ｎを入力して、このクロックＣＫ_ｎ（ｎは１以上Ｎ以下の各整数）にシリアルデータ信号Ｓ_ｎを同期させて高速シリアル伝送線路Ｌ_ｎを介して受信機３に送信する。 - 特許庁

The first clock (C1) is output in response to a timing when the final data of the serial data (SDI) is supplied to the shift register (2) from the serial line, and the second clock (C2) is output at a timing when the data excluding the final data is decided.例文帳に追加

シリアルデータ（ＳＤＩ）の最終データがシリアル回線からシフトレジスタ（２）に供給されるタイミングに応答して第１クロック（Ｃ１）を出力し、最終データを除くデータ部分が確定したタイミングで第２クロック（Ｃ２）を出力する。 - 特許庁

The driver IC 5 is provided with conversion circuits cascade-connected with a serial data line and a clock data line from the controller 3 respectively and converting the serial signals and parallel signals from the controller 3 respectively, and a driving circuit actuating the light emitters.例文帳に追加

ドライバＩＣ５は、コントローラ３から、それぞれシリアルデータ線およびクロックデータ線がカスケード接続され、それぞれコントローラ３からのシリアル信号とパラレル信号とを変換する変換回路と、発光体を動作させる駆動回路とを有する。 - 特許庁

A clock generating means of the downstream microphone 11 generates a clock signal for signal transmission on the basis of the received serial signal, and a transmission means transmits the serial signal comprising only the data part wherein the synchronization part is used for the data part to the uplink signal line 22.例文帳に追加

下流のマイク１１のクロック生成手段は、受信されたシリアル信号に基づいて信号伝送用のクロックを生成し、送信手段は、上流のマイク１０に対して同期部もデータ部にしたデータ部のみのシリアル信号を送信する。 - 特許庁

The serial data from the signal line are sequentially latched on the basis of the clock signal SCK and the latched serial data are converted into parallel data RXD 0-7 on the basis of the load signal RXLD.例文帳に追加

前記信号線からの前記シリアルデータをクロック信号ＳＣＫに対応して順次ラッチし、ラッチした前記シリアルデータをロード信号ＲＸＬＤに基づいてパラレルデータＲＸＤ０〜７に変換する。 - 特許庁

The data transfer control device 10 includes: an OUT-transfer transmitter circuit 22 which transmits OUT data by driving a serial signal line; a clock-transfer transmitter circuit 24 which transmits a clock signal CLK by driving the serial signal line; a PLL circuit 12 which generates the clock signal CLK; and a power-down setting circuit 260 which sets a power-down mode.例文帳に追加

データ転送制御装置１０は、シリアル信号線を駆動してＯＵＴデータを送信するＯＵＴ転送用トランスミッタ回路２２と、シリアル信号線を駆動してクロックＣＬＫを送信するクロック転送用トランスミッタ回路２４と、ＣＬＫを生成するＰＬＬ回路１２と、パワーダウンモードを設定するパワーダウン設定回路２６０を含む。 - 特許庁

When the serial data for the differential signal line and the clock mapping are changed, the connection switching circuit 20 switches the connection of the signal lines for replacing the clock by the serial data, and the mapping changing circuit 110 changes the mapping of the data channel for the parallel data outputted from the serial/parallel conversion circuit 40.例文帳に追加

差動信号線に対するシリアルデータ、クロックのマッピングが変更された場合に、接続切り替え回路２０が、クロックとシリアルデータを入れ替えるための信号線の接続の切り替えを行い、マッピング変更回路１１０が、シリアル／パラレル変換回路４０から出力されるパラレルデータに対するデータチャネルのマッピングの変更を行う。 - 特許庁

To obtain a serial data communication equipment and a communicating method, which use two transmission lines consisting of a unidirectional data output transmission line and data input transmission line and perform transmission and reception in clock synchronization.例文帳に追加

単方向のデータ出力伝送線とデータ入力伝送線とからなる２本の伝送線を使用し、クロック同期で送受信するシリアルデータ通信装置および通信方法を提供する。 - 特許庁

The serial data transmission method includes steps of; dividing serial data by each prescribed bit; generating a plurality of kinds of voltages depending on the bit configuration of the divided bits; transmitting the generated voltages via a transmission line by each basic clock; and restoring serial data of the corresponding prescribed bits from the received voltage for each basic clock.例文帳に追加

シリアルデータを所定ビット毎に区切るステップと、前記区切られた所定ビットのビット構成に応じた、複数種類の電圧を発生するステップと、前記発生された電圧を、基本クロック毎に伝送路を介して送信するステップと、受信した電圧を基本クロック毎に、対応した所定ビットのシリアルデータに復元するステップと、を含むことを特徴とするシリアルデータ伝送方法。 - 特許庁

For the serial communication system 10, a power supply transmitter 20 provided with a DC power source and a plurality of transmitters/receivers 30 not provided with a power source are connected by a clock pair signal line 40 and a sync pair signal line 50.例文帳に追加

シリアル通信システム１０は、直流電源が設けられた電源供給送信機２０と、電源を具えていない複数の送・受信機３０，３０を、クロックペア信号線４０とシンクペア信号線５０で接続したものである。 - 特許庁

Display data DATA, a start pulse YST, a clock YCK, etc., are inputted from a controller to a display panel DP, and a gate line driving circuit GD outputs a serial output signal from a built-in shift register.例文帳に追加

コントローラから表示パネルＤＰに表示データＤＡＴＡ、スタートパルスＹＳＴ、クロックＹＣＫ等が与えられ、ゲート線駆動回路ＧＤが内蔵するシフトレジスタよりシリアルアウト信号を出力する。 - 特許庁

In the conversion part 4, the data inputted from the communication device 2 are sampled at fixed clock timing, converted to serial data by multiplexing a waveform and outputted through a transmission line 1 to a conversion part 5.例文帳に追加

変換部４は、通信装置２から入力されるデータを一定クロックタイミングでサンプリングし、波形を多重化することによりシリアルデータに変換し、伝送路１を介して変換部５に出力する。 - 特許庁

A clock signal to be supplied to a receipt IC 20 is delayed by a programmable delay line 41 for regulating operation timing in transfer of serial data from a transmission IC 10 to the receipt IC 20.例文帳に追加

送信ＩＣ１０から受信ＩＣ２０にシリアルデータを転送する際の動作タイミングを調整するために、受信ＩＣ２０に供給するクロック信号をプログマブルディレイライン４１によって遅延させる。 - 特許庁

To provide a serial data transfer method allowing various control without any addition of a signal line or a control signal for serial data transfer using three signal lines for transferring a data signal, a clock signal, and a strobe signal, for example, and to provide an electronic apparatus and a recording medium.例文帳に追加

例えば、データ信号とクロック信号とストローブ信号転送用の３本の信号線を用いたシリアルデータ転送に、信号線や制御信号の追加をすることなく、種々の制御を可能にするシリアルデータ転送方法、電子機器、及び記録装置を提供することである。 - 特許庁

To provide a serial communications apparatus capable of detecting fault during transmission of a data signal or a clock signal to other apparatus through a communication line, regardless of the communication function of other apparatus.例文帳に追加

通信線路を介して他の機器との間で行われるデータ信号やクロック信号の信号伝送の実行中に，前記他の機器の有する通信機能にかかわらず異常を検出することを可能としたシリアル通信装置を提供する。 - 特許庁

On an SDA line, the master transfer sequencer circuit 48 implements the sending of a start condition, the sending via a serial control circuit 43 of data stored in a nonvolatile memory 44, and the sending of a stop condition, all in synchronization with the basic clock.例文帳に追加

マスタ・転送シーケンサ回路４８はスタートコンディションの送信、シリアル・コントロール回路４３を介しの不揮発性メモリ４４に格納されたデータの送信及びストップコンディションの送信を基本クロックに同期するようにＳＤＡラインに行う。 - 特許庁

In the case of transmitting interphone serial data C from a transmitter side 1 to a receiver side 2 by using a communication enable signal A and a communication clock signal B, the transmitter side transmits the communication enable signal and the communication clock signal at different levels on the same line, and the receiver side discriminates the communication enable signal and the communication clock signal at different threshold levels Ea, Eb respectively and receives the discriminated signals.例文帳に追加

通信イネーブル信号Ａと通信クロック信号Ｂを用いてインターホンシリアルデータＣを送信側１から受信側２に伝送するにあたり、送信側から通信イネーブル信号と通信クロック信号をそれぞれ異なるレベルで同一線上で送信し、受信側において通信イネーブル信号と通信クロック信号をそれぞれ異なる閾値Ｅａ、Ｅｂで弁別して受信する。 - 特許庁

Pixel data of a VGA signal are shifted by a shift register 10 synchronously with a clock CLK1, and the pixel data by one line stored in the shift register 10 are loaded to a parallel serial converter 11 synchronously with a clock whose frequency is a half of the horizontal scanning frequency of the VGA signal and equal to a horizontal scanning frequency of the VGA signal and read synchronously with a clock CLK2.例文帳に追加

ＶＧＡ信号のピクセルデータがクロックＣＬＫ１に同期してシフトレジスタ１０でシフトされ、そのシフトレジスタ１０に格納された１ライン分のピクセルデータが、ＶＧＡ信号の水平走査周波数の１／２倍の、テレビ映像信号の水平走査周波数と等しいクロックに同期してパラレルーシリアル変換器１１にロードされてＣＬＫ２に同期して読み出し出力する。 - 特許庁

Three signal lines, that is, a signal line 25 for a transmission clock CLK for synchronizing data transmission, a signal line 26 for actual serial data DS to be transmitted, and a signal line 27 for a start pulse FSP indicating start to the frame of the actual data are arranged between an MPEG video decoder 21a and a display controller 22.例文帳に追加

ＭＰＥＧビデオデコーダ２１ａからディスプレイコントローラ２２には、データ伝送用に同期をとらせるための伝送クロックＣＬＫ用の信号線２５と、伝送の対象となるシリアルの実データＤＳ用の信号線２６と、実データのフレームに対してスタートを示すスタートパルスＦＳＰ用の信号線２７の計３本の信号線を設けている。 - 特許庁

In a start-stop synchronization system serial communication mode, a signal showing the kind of communication data communicated from the interchangeable lens to the camera and a signal allowing the camera to refuse reception of the communication data communicated from the interchangeable lens to the camera are communicated to one signal line, which is not used, out of three signal lines used in a clock synchronization system serial communication mode.例文帳に追加

調歩同期式のシリアル通信モードにおいて、クロック同期式のシリアル通信モードで使用する３つの信号線のうち使用していない１つの信号線に対して、交換レンズからカメラへ通信される通信データの種類を表す信号、及び、交換レンズからカメラへ通信される通信データの受信をカメラが拒否する信号が通信される構成とした。 - 特許庁

An MMR 1 is provided with a Stop 17 switch and a CPU 16 broadcasts to a serial transmission line 4 a transmit signal including operation bits with an inverse contact signal which is turned ON when the Stop switch is opened and clock bits obtained by integrating the number of clocks of a transmitter 15 by monitor cycles.例文帳に追加

ＭＭＲ１にＳｔｏｐ１７スイッチを設け、ＣＰＵ１６がＳｔｏｐスイッチの開放時にＯＮとなる逆接点信号を稼動ビットと、また発信機１５のクロック数を監視周期毎に積算したクロックビットとを含む送信信号をシリアル伝送線４にブロードキャストする。 - 特許庁

A master station output part 135 outputs serial pulse-like voltage signals to a data signal line by setting a power supply voltage Vx in the latter half of one cycle of a clock and setting the voltage level Vx/2 or pseudo ground level '0+' in the first half corresponding to the value of the control signal.例文帳に追加

親局出力部１３５は、クロックの１周期の後半を電源電圧Ｖｘとし、前半を制御信号の値に応じて電圧レベルＶｘ／２又は擬似的なグランドレベル０＋とすることにより、直列のパルス状電圧信号をデータ信号線に出力する。 - 特許庁