| 意味 | 例文 |
Serial/parallel conversionの部分一致の例文一覧と使い方
該当件数 : 228件
The serial data DIN are converted into parallel data by a serial/parallel data conversion part 1011.例文帳に追加
このシリアルデータDINはシリアル・パラレルデータ変換部1011によりパラレルデータに変換される。 - 特許庁
DIVIDER CIRCUIT, SERIAL-PARALLEL CONVERSION CIRCUIT USING THE DIVIDER CIRCUIT AND SERIAL DATA TRANSMITTING AND RECEIVING CIRCUIT例文帳に追加
分周回路およびこれを用いた直並列変換回路並びにシリアルデータ送受信回路 - 特許庁
Data are sent/received between a control section 12 of the data transmitter-receiver 10 and a control section 22 of a data transmitter- receiver 20 via a serial/parallel conversion section 14, a data conversion section 16, infrared ray light emission/light receiving sections 18, 28, a data conversion section 26, and a serial/parallel conversion section 24.例文帳に追加
データ送受信装置10の制御部12とデータ送受信装置20の制御部22の間では、シリアル/パラレル変換部14、データ変換部16、赤外線発光/受光部18、28、データ変換部26、およびシリアル/パラレル変換部24を介してデータを授受している。 - 特許庁
An internal clock is given to serial/parallel conversion circuits 18, 20 serial/parallel-converting data given by a packet form and an interface circuit 22 decoding an output of the serial/parallel conversion circuits 18, 20 and outputting commands of ACT and the like to a DRAM core 26.例文帳に追加
内部クロックは、パケット形式で与えられるデータをシリアル−パラレル変換するシリアルパラレル変換回路18、20と、シリアルパラレル変換回路18、20の出力をデコードし、DRAMコア26に対してACT等のコマンドを出力するインターフェイス回路22とに与えられる。 - 特許庁
The serial-parallel converter comprises 1:2 serial-parallel(S/P) conversion circuits 1-3, 5, 6, D flip-flop(D-FF) circuits 4,7, a retiming circuit 8, and a frequency divider circuit 9.例文帳に追加
複数の1:2シリアルーパラレル(S/P)変換回路1〜3、5、6と、D型フリップフロップ(D−FF)4、7と、リタイミング回路8と、分周回路9とにより構成される。 - 特許庁
The communication unit of this invention applies serial/parallel conversion to the voice data received from the digital wireless phone, converts the serial/parallel data into electronic mail form and transmits the voice data attached to the electronic mail.例文帳に追加
本発明の通信装置は、デジタル無線電話機から入力される音声データをシリアル/パラレル変換後、電子メール形式に変換し、電子メールに添付して送信する。 - 特許庁
In the image forming apparatus provided with serial-parallel conversion means and serial controllers for controlling the serial-parallel conversion means, the serial-parallel conversion means are separately disposed for each of functionally integrated units within the main body of the image forming apparatus, and the serial-parallel conversion means separately disposed for each unit, and the serial controllers are connected by daisy chain connection, respectively.例文帳に追加
シリアルパラレル変換手段と、該シリアルパラレル変換手段を制御するシリアル制御装置とを備えた画像形成装置において、前記シリアルパラレル変換手段が画像形成装置本体内部に機能別にまとめたユニット毎に設置され、前記ユニット毎に設置した前記シリアルパラレル変換手段と、前記シリアル制御装置と、がそれぞれデージーチェーン接続されていることを特徴とする画像形成装置。 - 特許庁
To provide a semiconductor integrated circuit for serial/parallel conversion capable of achieving secure high-speed transfer.例文帳に追加
確実な高速転送を実現可能なシリアル・パラレル変換用の半導体集積回路を提供する。 - 特許庁
An address decoding part 2 decodes address signals from the serial/parallel conversion part 1 and timing signals for use in latching.例文帳に追加
アドレスデコード部2はシリアル/パラレル変換部1からのアドレス信号及びラッチ用タイミング信号をデコードする。 - 特許庁
A serial/parallel(S/P) converting means 11 performs S/P conversion to input signals and converts them to parallel data.例文帳に追加
シリアル/パラレル変換手段11は、入力信号をシリアル/パラレル変換してパラレルデータに変換する。 - 特許庁
OPTICAL SWITCH, OPTICAL SERIAL-PARALLEL CONVERTER, PARALLEL BIT DELAY VARIABLE/WAVELENGTH CONVERSION CIRCUIT, AND OPTICAL TIME SWITCH例文帳に追加
光スイッチ、光シリアル−パラレル変換器、並列ビット遅延可変・波長変換回路及び光時間スイッチ - 特許庁
A first serial/parallel conversion circuit 16a is arranged adjacent to the address decoder 12, a parallel/serial conversion circuit 16b is arranged adjacent to the sense amplifier 13, and further a second serial/parallel conversion circuit 16c is arranged adjacent to the write-amplifier 14.例文帳に追加
第1のシリアル/パラレル変換回路16aがアドレスデコーダ12に隣接して配置され、パラレル/シリアル変換回路16bがセンスアンプ13に隣接して配置され、さらに、第2のシリアル/パラレル変換回路16cがライトアンプ14に隣接して配置される。 - 特許庁
To provide a serial/parallel data conversion module including a serial/parallel data converter which is controlled by a control unit for data compatibility between processors or between a processor and a serial device.例文帳に追加
プロセッサー間またはプロセッサーとシリアル装置との間のデータ互換を行うため、制御ユニットに制御されるシリアル/パラレルデータ変換器を含むシリアル/パラレルデータ変換モジュールを提供する。 - 特許庁
A serial/parallel conversion part 4 writes data in a FIFO 6 and outputs this data to a frame detector 5.例文帳に追加
シリアル/パラレル変換部4は、データをFIFO6へ書き込むと共に、このデータをフレーム検出器5へ出力する。 - 特許庁
The S/P unit 102 performs serial/parallel conversion on a data stream output from the encoder 101.例文帳に追加
S/P部102は、符号化部101から出力されたデータ列に対して直列/並列変換処理を行う。 - 特許庁
Read data is converted to a signal form, which the PDP 5 requests, by a serial/parallel conversion means 4.例文帳に追加
読み出されたデータは、シリアルパラレル変換手段4によって、PDP5が要求する信号形態に変換する。 - 特許庁
To dispense with a parallel/serial conversion circuit, a delay unit with 1,497 stages and a serial/parallel conversion circuit in an error and synchronism detection circuit.例文帳に追加
誤り及び同期検出回路において、パラレル-シリアル変換回路、1497段の遅延器、及びシリアル-パラレル変換回路を不要にする。 - 特許庁
To surely detect abnormality in a RAM within a short time without affecting conversion processing of a serial signal in a serial/parallel conversion system.例文帳に追加
シリアルパラレル変換システムにおけるシリアル信号の変換処理に影響を与えることなく短時間で確実にRAMの異常を検出する。 - 特許庁
The SP conversion section 106 applies serial/parallel conversion to the serial data, assigns the respective data to a subcarrier and outputs the data to an IFFT (inverse fast-Fouirer transoframtion) section 107.例文帳に追加
SP変換部106は、シリアルデータをシリアルパラレル変換して、それぞれのデータをサブキャリアに割り当て、IFFT部107に出力する。 - 特許庁
The data reception circuit 23 applies serial/parallel conversion to the data acquired from a data signal and gives the resulting signal to a capture control circuit 24.例文帳に追加
データ受信回路23は、データ信号より取得したデータを、直並列変換して取込制御回路24に送る。 - 特許庁
A serial-parallel conversion part 22 inputs a plurality of symbols, which are arrayed in time series, as a block for every block.例文帳に追加
シリアルパラレル変換部22は、時系列に並んだシンボルのうち、複数のシンボルを1ブロックとして、ブロックごとに入力する。 - 特許庁
A serial parallel conversion circuit 10 receiving a received data signal expanded in 8 parallel format expands further into 6 parallel format.例文帳に追加
直並列変換回路10は入力された8並列展開後のデータ信号をさらに6並列展開する。 - 特許庁
The printed board assembly 50 has driver ICs 60-1, 60-2, 60-3 mounted for making serial/parallel conversion.例文帳に追加
プリント基板組立体50には、シリアル/パラレル変換を行うドライバIC60−1、60−2、60−3が実装してある。 - 特許庁
A serial-parallel conversion circuit 35 parallel-converts the recording waveform data signal, and forms a plurality of kinds of recording waveform signals.例文帳に追加
シリアルーパラレル変換回路35は、記録波形データ信号をパラレル変換し、複数種類の記録波形信号を生成する。 - 特許庁
A serial/parallel conversion part 1 converts serial data being inputted from the outside, clocks and strobe signals into parallel signals.例文帳に追加
シリアル/パラレル変換部1はシリアルデータで外部から入力するデータとクロックとストローブ信号とをパラレル信号に変換する。 - 特許庁
In the following serial/parallel conversion circuit, only the serial data of (n) bits are selected by a shift circuit and converted into the parallel data.例文帳に追加
後続するシリアル/パラレル変換回路は、nビットのシリアルデータのみをシフト回路で選択し、これをパラレルデータに変換する。 - 特許庁
Serial time code data transmitted from the master timepiece is converted into parallel time code data by a serial-parallel conversion circuit.例文帳に追加
親時計から伝送されるシリアルの時刻コードデータをシリアル・パラレル変換回路でパラレルの時刻コードデータに変換する。 - 特許庁
Serial/parallel conversion is performed on the control data by the conversion part 21 in accordance with an instruction of the synchronizing data, and the control data are stored in a buffer circuit 29 and then transmitted to the inspection target 2.例文帳に追加
同期データの指示により変換部21で制御データはシリアル/パラレル変換、バッファ回路29に蓄積された後、検査対象2へ送信される。 - 特許庁
The digital image signals are sampled by pixel selection transistors GT0-GT3, and after serial/ parallel conversion, are converted into analog image signals by a DA conversion part.例文帳に追加
このデジタル映像信号を画素選択トランジスタGT0〜GT3でサンプリングして、シリアル・パラレル変換した後、DA変換部でアナログ映像信号に変換する。 - 特許庁
The high speed logic circuit 2 includes a parallel/serial conversion circuit 3, a first parallel interface 4 for interfacing an external circuit with the parallel/serial conversion circuit 3, a sampling clock generation circuit 7, a serial/parallel conversion circuit 5, and a second parallel interface 6 for interfacing the serial/parallel conversion circuit 5 with the external circuit.例文帳に追加
高速ロジック回路2は、パラレル/シリアル変換回路3と、外部回路とパラレル/シリアル変換回路3との間のインターフェースとなる第1のパラレルインターフェース4と、サンプリングクロック生成回路7と、シリアル/パラレル変換回路5と、シリアル/パラレル変換回路5と外部回路との間のインターフェースとなる第2のパラレルインターフェース6を含む。 - 特許庁
A serial parallel conversion circuit 1 applies byte interleave demultiplexing to a received STS-3c concatenation signal, serial parallel conversion circuits 2-4 apply bit interleave demultiplexing to the demultiplexed concatenation signals, and BIP-N arithmetic circuits 5-7 conduct an arithmetic operation of a BIP-N code.例文帳に追加
シリアルパラレル変換回路1は入力されたSTS−3cのコンカチネーション信号をバイトインタリーブ分離し、シリアルパラレル変換回路2〜4ではその信号をビットインタリーブ分離し、BIP−N演算回路5〜7はBIP−N符号の演算を行う。 - 特許庁
A transport function estimation unit 104 estimates a transport function based on outputs of both the serial/parallel conversion and FFT units.例文帳に追加
伝達関数推定部104は、両直/並列変換・FFT部の出力に基づいて伝達関数の推定を行う。 - 特許庁
A serial/parallel conversion circuit 101 converts an input video signal S1 adopting the progressive scanning system into a parallel signal in the unit of two lines.例文帳に追加
直列/並列変換回路101は順次走査の入力映像信号S1に対して2ライン単位で並列化する。 - 特許庁
A serial-parallel conversion/encoder 11 receives transport symbol data at a transport symbol rate that is a base symbol rate divided by N.例文帳に追加
直並列変換/エンコーダ11は、基点シンボル速度のN分の1となる送信シンボル速度で送信シンボルデータを入力する。 - 特許庁
The data dividing part 106 divides the transmission data after serial/parallel conversion into two for generating first and second divided data.例文帳に追加
データ分割部106は、シリアルパラレル変換後の送信データを二つに分割して第1および第2分割データを生成する。 - 特許庁
A power spectrum estimation unit 103 estimates power spectrum based on the output of the serial/parallel conversion and FFT unit 101.例文帳に追加
電力スペクトル推定部103は、直/並列変換・FFT部101の出力に基づいて電力スペクトルの推定を行う。 - 特許庁
A serial parallel conversion circuit in a serial parallel converter of the digital exchange consists of a 1:4 transceiver 60, 4 variable converters 71-74, and 16 select circuits 91-106 (graphical symbols 99-106 not shown).例文帳に追加
ディジタル交換機のシリアルパラレルコンバータにおけるシリアルパラレル変換回路は、1:4トランシーバ60と、4個の可変コンバータ71〜74と、16個のセレクト回路91〜106(99〜106は図示省略)とから構成される。 - 特許庁
One group of lines is connected between an input/output circuit 17 and a serial/parallel conversion circuit 16a, 16c, 16d, and between the input/output circuit 17 and the parallel/ serial conversion circuit 16b.例文帳に追加
入出力回路17とシリアル/パラレル変換回路16a、16c、16d及びパラレル/シリアル変換回路16bとの間が、それぞれ1組のラインで接続される。 - 特許庁
Consequently, there is no need for serially transferring image data and circuits, such as a parallel/serial conversion circuit, serial output circuit, serial/parallel conversion circuit, and parallel input circuit are not needed.例文帳に追加
その結果、画像データをシリアル転送する必要が無く、パラレル/シリアル変換回路やシリアルアウトプット回路、シリアル/パラレル変換回路やパラレルインプット回路などの回路が不要である。 - 特許庁
A serial/parallel conversion section 2 converts serial data received from an input terminal 1 into parallel data (B-1-B-32).例文帳に追加
シリパラ変換部2により、入力端子1を介して入力されるシリアルデータ(図示なし)をパラレルデータ(B−1〜B−32)に変換する。 - 特許庁
To provide a serial-parallel conversion circuit that can sufficiently secure a setup time even when a clock frequency is increased.例文帳に追加
クロック周波数を高くした場合においても、セットアップ時間を十分に確保することができるシリアル−パラレル変換回路の提供。 - 特許庁
In the serial/parallel conversion part 21, the bit data transmitted from the exclusive control part 20 are transformed into parallel data to stores to the buffer memory 22.例文帳に追加
シリアル/パラレル変換部21では、排他制御部20から伝達されたビットデータをパラレルデータに変換し、バッファメモリ22に記憶する。 - 特許庁
A serial/parallel conversion circuit 30 converts a base band signal AN into 4-bit parallel data in response to the clock signals CLK1 and CLK2.例文帳に追加
シリアル/パラレル変換回路30は、クロック信号CLK1,CLK2に応答してベースバンド信号ANを4ビットのパラレルデータに変換する。 - 特許庁
Then, when the frame synchronization of the first bit data is detected, the first bit data are transmitted to a serial/parallel conversion part 21, and when the frame synchronization of the first bit data is not detected and the frame synchronization of the second bit data is detected, the second bit data are transmitted to the serial/ parallel conversion part 21.例文帳に追加
そして、第1のビットデータのフレーム同期を検出したときは、第1のビットデータをシリアル/パラレル変換部21に伝達し、第1のビットデータのフレーム同期を検出せず、かつ、第2のビットデータのフレーム同期を検出したときは第2のビットデータをシリアル/パラレル変換部21に伝達する。 - 特許庁
To provide an S/P (serial/parallel) conversion circuit with an elastic store that can be operated at a processing speed lower than an input speed of received data.例文帳に追加
S/P変換回路が外部から入力される速度よりも低速で動作させることができるエラスティックストア付きS/P変換回路を得る。 - 特許庁
A subtractor 102 generates a frame difference signal between an input video signal and a 1-frame delay signal and gives it to a serial/parallel conversion circuit 105.例文帳に追加
入力映像信号と1フレーム遅延信号間のフレーム差分信号を生成し、直列・並列変換回路105へ供給する。 - 特許庁
Furthermore, serial/parallel conversion by a shift register circuit results in remarkable reduction in the number of control lines which control the plurality of variable delay circuits.例文帳に追加
また、シフトレジスタ回路によるシリアル−パラレル変換により、複数の可変遅延回路を制御する制御線の本数を大きく削減する。 - 特許庁
On the other hand, input electrical signals #1-#N are mutually paralleled by serial/parallel conversion circuits to be temporarily stored in memories 3011.例文帳に追加
一方、入力電気信号#1〜#Nはそれぞれシリアル/パラレル変換回路3011によってパラレル化され、メモリ3012に一時的に蓄積される。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|