「Serial/parallel conversion」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The high-speed serial interface circuit includes first to N-th receiver circuits 10-1 to 10-N, a connection switching circuit 20, a serial/parallel conversion circuit 40, a sampling clock generating circuit 50, and a mapping change circuit 110.例文帳に追加

高速シリアルインターフェース回路は、第１〜第Ｎのレシーバ回路１０-1〜１０-N、接続切り替え回路２０、シリアル／パラレル変換回路４０、サンプリングクロック生成回路５０、マッピング変更回路１１０を含む。 - 特許庁

A serial/parallel conversion means 8 outputs a data transfer request only when a local buffer 6 is transferring data to a buffer memory 5 or the buffer 6 gives no transfer request to the memory 5.例文帳に追加

直並列変換手段８は、局所バッファ６がバッファメモリ５とデータ転送を実行している時、あるいはバッファメモリ５に転送要求を出していない時のみデータ転送要求を出すようにする。 - 特許庁

Then a differential input signal conversion section being a component of an input data conversion section 10 of a base band processing section 6 receives the differential signal through the transmission line 12, outputs a single serial signal, a serial parallel conversion section of the input data conversion section 10 converts the serial signal into a parallel signal and gives the converted signal to an inverse spread processing section 114.例文帳に追加

そして、ベースバンド処理部６の入力データ変換部１０を構成する差動入力信号変換部は、この差動信号を伝送路１２を通じ受信して単一のシリアル信号を出力し、入力データ変換部１０のシリアル・パラレル変換部は、同シリアル信号をパラレル信号に変換して逆拡散処理部１１４に供給する。 - 特許庁

Both of a means which inputs directly digital video signals to shift registers respectively and which performs the serial-parallel conversion of the signals and a means shares storage circuits and D/A conversion circuits in the signal line driving circuit with (n) lines (n is a natural number of 2 or more) of signal lines are adopted in this display device.例文帳に追加

デジタル映像信号をシフトレジスタに直接入力し直並列変換する手段と、信号線駆動回路内の記憶回路やＤ／Ａ変換回路をｎ本（ｎは２以上の自然数）の信号線で共有する手段の双方を取り入れる。 - 特許庁

An A/D converter 18 converts an analog audio signal from a microphone 4 or the like into digital data, an S/P.format conversion section 19 applies serial/parallel conversion to the digital data and converts the format of the digital data into a USB format, adds a synchronous flag to the data, which are sequentially stored in an FIFO 20.例文帳に追加

マイク４等からのアナログオーディオ信号は、Ａ／Ｄ変換器１８でディジタルデータに変換され、Ｓ／Ｐ・フォーマット変換部１９でシリアル／パラレル変換されると共に、ＵＳＢフォーマットに変換され、且つ同期フラグを付加してＦＩＦＯ２０に順次格納される。 - 特許庁

The ONU100 is provided with: an electro-optical conversion part 110 having an optical input/output terminal to be connected with a center side optical fiber 40; an ONU function part 120; a serial/parallel conversion part 130; and an interface module 140 for connecting an external node.例文帳に追加

ＯＮＵ１００は、センタ側の光ファイバ４０と接続するための光入出力端を有する電気／光変換部１１０と、ＯＮＵ機能部１２０と、シリアル／パラレル変換部１３０と、外部ノードを接続するためのインタフェースモジュール１４０とを備えている。 - 特許庁

The mobile object communication terminal and the serial-parallel analog-digital conversion circuit 100 have comparators 120A to 120C for a compensation and a series resistance row 121 for the compensation capable of reducing the offset-voltage error.例文帳に追加

移動体通信端末及び直並列アナログデジタル変換回路１００は、オフセット電圧誤差を減少することができる補償用比較器１２０Ａ〜１２０Ｃ並びに補償用直列抵抗列１２１を備えている。 - 特許庁

A code synchronous and serial/parallel conversion circuit 1 synchronizes codes and converts a receiving system Y into information systems I1 to IK and a testing system P in serial and parallel, and outputs them to a first stage decoding circuit 2.例文帳に追加

符号同期及び直列／並列変換回路１は符号同期をとり、受信系列Ｙを情報系列Ｉ１〜ＩＫと検査系列Ｐとに直列／並列変換し、第１段復号回路２に出力する。 - 特許庁

Based on the coupling form, the optical quantization/coding device (40) is composed of a plurality of N bit optical quantization/coding devices (42) which are coupled to the respective channel outputs of the optical serial-parallel conversion apparatus 30.例文帳に追加

この結合形態に基づき、光量子化・符号化装置（４０）は光シリアル−ラルパラレル変換装置３０の各チャンネル出力にそれぞれ結合する複数のＮビット光量子化・符号化器（４２）で構成される。 - 特許庁

The write control part 104 performs serial/parallel-conversion of the image data from the ASIC 112 into a mode corresponding to the beam number of the multibeam, and outputs the converted image data to the optical writer of a plotter 102.例文帳に追加

その書き込み制御部１０４は、ＡＳＩＣ１１２からの画像データをマルチビームのビーム数に対応する形式にシリパラ変換し、その変換した画像データをプロッタ１０２の光書込装置へ出力する。 - 特許庁

To prevent a malfunction on comparison action in upper bit/lower bit conversion and to reduce the current consumption without additionally installing a comparator with high accuracy for a lower bit in a serial-parallel A/D converter.例文帳に追加

直並列型Ａ／Ｄ変換器において、高精度な下位ビット用の比較器を増設することなく、上位ビツトと下位ビツト変換における比較動作上の誤動作を防止し、消費電流を低減すること。 - 特許庁

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70 and a clock-detecting circuit 80.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０を含む。 - 特許庁

When receiving the 'link processing start' particular code from a serial / parallel conversion circuit 711 via a decoder 712, a link processing sequencer 210 generates a 'link processing start reception' particular code and transmits the code to a node from a selector 714 via an encoder 715 and a parallel / serial conversion circuit 716.例文帳に追加

リンク処理シーケンサ２１０は、シリアル→パラレル変換回路７１１からデコーダ７１２を介して「リンク処理開始」特殊コードを受信すると、「リンク処理開始受信」特殊コードを生成し、セレクタ７１４からエンコーダ７１５とパラレル→シリアル変換回路７１６を介してノードに送信する。 - 特許庁

An SP conversion section 4s applies serial-parallel conversion to data of contents read from a storage section 1s of the video server 10s at a transmitter side by number of channels n according to a setting condition of an input setting section 3s, and a transmission section 5s (#1 to #n) transmits the converted data to the video server 10r of a receiver side.例文帳に追加

送信側のビデオサーバ１０ｓの記憶部１ｓから読み出したコンテンツのデータを、ＳＰ変換部４ｓが入力設定部３ｓの設定条件に従ったチャネル数ｎでのシリアル・パラレル変換を行い、送信部５ｓ（＃１〜＃ｎ）から受信側のビデオサーバ１０ｒへ送信する。 - 特許庁

A decoder 11 decomposes a received multi-value signal in a plurality of bits into signals in one bit each and shift registers 12-1, 12-2,..., 12-n receiving the 1-bit signal apply serial/parallel conversion to the signal to provide an output.例文帳に追加

デコーダ１１は、入力が複数ビットの多値信号を１ビットづつの信号に分解し、それぞれの１ビット信号が入力されたシフトレジスタ１２−１、１２−２、１２−ｎでは、入力信号をシリアル／パラレル変換して出力する。 - 特許庁

A command decoder 13 receives command data transmitted through remote control, a tap length register 15 stores tap length data and a serial/parallel conversion section 14 converts coefficient data received in a form of serial data into parallel coefficient data.例文帳に追加

コマンド等遠隔操作で送信されたコマンドデータをコマンドデコーダ１３にて受信しタップ長データはタップ長レジスタ１５に格納され、シリアルデータで受信された係数データはシリアル／パラレル変換部１４にてパラレル係数データに変換される。 - 特許庁

A board side IC board 601 loaded with serial-parallel conversion ICs 616-619 is provided on the side of the game board 6, and the serial data are converted to parallel data and supplied to respective lamps 125a-125f and 126a-126f on the game board 6.例文帳に追加

遊技盤６側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板６０１が設けられ、シリアルデータをパラレルデータに変換して遊技盤６上の各ランプ１２５ａ〜１２５ｆ，１２６ａ〜１２６ｆに供給する。 - 特許庁

A serial parallel conversion circuit 3 changes a sampling interval of communication data 4 for each bit on the basis of the data shift signal 120 to set a sampling interval in more details than an integer multiple of an operating clock 110 thereby enhancing a maximum baud rate.例文帳に追加

このデータシフト信号１２０を元に、直列並列変換回路３による通信データ４のサンプリング間隔をビット毎に切替えて、動作クロック１１０の整数倍より細かなサンプリング間隔を設定し最大ボーレートを向上する。 - 特許庁

The ONU function part 120 is provided with a management interface 123, and a first open/close switch 181 and a second open/close switch 182 are respectively connected between the ONU function part 120 and the serial/parallel conversion part 130.例文帳に追加

また、ＯＮＵ機能部１２０に管理用インタフェース１２３が設けられ、ＯＮＵ機能部１２０とシリアル／パラレル変換部１３０との間には第１の開閉スイッチ１８１および第２の開閉スイッチ１８２が設けられている。 - 特許庁

A board-side IC board 601, on which serial-parallel conversion ICs 616-619 are mounted, is disposed on the game board 6 side to convert the serial data to parallel data to be fed to lamps 125a-125f and 126a-126f on the game board 6.例文帳に追加

遊技盤６側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板６０１が設けられ、シリアルデータをパラレルデータに変換して遊技盤６上の各ランプ１２５ａ〜１２５ｆ，１２６ａ〜１２６ｆに供給する。 - 特許庁

In the image data receiving part 120, when a REFVCLK selection circuit 122 detects that the activation of a signal line is stopped, the REFVCLK selection circuit 122 measure an activation stop time, selects a REFVCLK corresponding to a corresponding measurement result and supplies the REFVCLK to a serial-parallel conversion circuit 121 and a parallel-serial conversion circuit 123.例文帳に追加

画像データ送信部１２０においては、ＲＥＦＶＣＬＫ選択回路１２２が、信号ラインの活性化が停止したことを検知すると、活性化停止時間の計測を行い、当該計測結果に対応するＲＥＦＶＣＬＫを選択してシリアル・パラレル変換回路１２１及びパラレル・シリアル変換回路１２３に供給する。 - 特許庁

Each flash memory module 14 is provided with a plurality of flash memories 32, 32, ... having parallel interfaces 34, and a serial-parallel conversion circuit 30 for performing signal format conversion between the serial interface 16 and the parallel interface 34 to be configured as one module or one package with the number of flash memories 32, 32, ... fixed.例文帳に追加

各フラッシュメモリモジュール１４は、パラレルインタフェース３４をもつ複数個のフラッシュメモリ３２、３２、…と、シリアルインタフェース１６とパラレルインタフェース３４との間の信号形式変換を行うシリアル・パラレル変換回路３０とを備え、フラッシュメモリ３２、３２、…の個数が固定された１個のモジュール又は１個のパッケージとして構成される。 - 特許庁

Label switchboard 20 has OCTA (Optically Clocked Transistor Array)22 that carries out serial-parallel conversion of an optical label signal L inputted through PD21, transmits it to a CMOS processing circuit 23 as a label L, carries out parallel-serial conversion of new label L' converted in the CMOS processing circuit 23, and outputs it to an optical modulator 24.例文帳に追加

ラベル交換器２０は、ＰＤ２１を介して入力された光ラベル信号Ｌをシリアル−パラレル変換して、ラベルＬとしてＣＭＯＳ処理回路２３に送信し、ＣＭＯＳ処理回路２３において変換された新しいラベルＬ’をパラレル−シリアル変換して、光変調器２４に出力するＯＣＴＡ（Optically Clocked Transistor Array）２２を備えている。 - 特許庁

Also, a second addition part 737 of the serial/parallel conversion part 103 outputs a sum check error signal when first addition data prepared by adding image data by a first addition part 504 of the parallel/serial conversion part 102 and second addition data prepared by adding the image data by the second addition part 737 are different.例文帳に追加

また、シリアルパラレル変換部１０３の第２の加算部７３７は、パラレルシリアル変換部１０２の第１の加算部５０４が画像データを加算して作成した第１の加算データと第２の加算部７３７が上記画像データを加算した第２の加算データとが異なっている場合にサムチェックエラー信号を出力する。 - 特許庁

The line memory device 100 includes a line memory macro 101 which uses serial/parallel conversion, a shift register 111 which has its capacity equal to the bit width of the data to be converted into the parallel data, a selector 109 and a control block 110 which controls the register 111 and selector 109.例文帳に追加

ラインメモリ装置１００は、シリアルパラレル変換を用いたラインメモリマクロ１０１、パラレル変換するデータのビット幅と同じ容量のシフトレジスタ１１１、セレクタ１０９、シフトレジスタ１１１とセレクタ１０９を制御する制御ブロック１１０とを備える。 - 特許庁

A board-side IC substrate 601 for mounting serial-parallel conversion ICs 616 to 619 is provided at the side of the game board 6, and the serial data are converted into parallel data and are supplied to respective lamps 125a to 125f, 126a to 126f on the game board 6.例文帳に追加

遊技盤６側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板６０１が設けられ、シリアルデータをパラレルデータに変換して遊技盤６上の各ランプ１２５ａ〜１２５ｆ，１２６ａ〜１２６ｆに供給する。 - 特許庁

A high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 including at least a serial/parallel conversion circuit 40; a self-running clock generation circuit 70, a clock detection circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

A signal detector reproduces data, on the basis of reproduction signals read from multiple tracks where multiple pieces of parallel data acquired through a serial-parallel conversion of the data are written, by using a reproducing head whose width is wider than the width of each track.例文帳に追加

データを直並列変換して得られる複数の並列データが書き込まれた複数のトラックから、トラック幅よりも大きな幅を有する再生ヘッドを用いて読み出された再生信号に基づいて前記データを再生する装置が提供される。 - 特許庁

On-vehicle equipment on the transmitting side performs multilevel modulation of a serial signal to four modulation wave signals by a serial/parallel conversion circuit 32, detects the amplitude of each modulation signal by a switching circuit 33 and transmits the detected amplitude by converting it into analog.例文帳に追加

送信側車載機器は、シリアル／パラレル変換回路３２でシリアル信号を４つの変調波信号に多値変調し、スイッチ回路３３で各変調波信号の振幅を検出し、検出した振幅をアナログに変換して送信する。 - 特許庁

A game board side IC board 601 with a serial-parallel conversion ICs 616-619 placed on it is installed on the side of the game board 6 and serial data are converted into parallel data to be supplied to respective lamps 125a-125f and 126a-126f on the game board 6.例文帳に追加

遊技盤６側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板６０１が設けられ、シリアルデータをパラレルデータに変換して遊技盤６上の各ランプ１２５ａ〜１２５ｆ，１２６ａ〜１２６ｆに供給する。 - 特許庁

A serial-parallel conversion circuit 21A stores the serial data S10 synchronously with a clock signal CLK3A reproduced by the serial data S10, divides the stored serial data S10 to have a prescribed word length and outputs the result as data S21.例文帳に追加

このシリアルデータＳ１０は、シリアル−パラレル変換部２１ＡにおいてシリアルデータＳ１０に基づいて再生されたクロック信号ＣＬＫ３Ａに同期して保持され、保持されたシリアルデータＳ１０が所定ワード長で分割されてデータＳ２１として出力される。 - 特許庁

This hybrid circuit 1000 has a serial parallel converter 110, a parallel type signal conversion circuit 200, an inverse discrete Fourier transform circuit (IDFT) 300 and parallel serial converters 301, 302.例文帳に追加

ハイブリッド回路１０００は、直並列変換器１１０、単位差動符号化回路１２０−１、…、１２０−Ｎ、並列型信号変換回路２００、離散フーリエ逆変換回路（ＩＤＦＴ）３００、並びに並直列変換器３０１及び３０２を有する。 - 特許庁

Further, "0" bits are outputted as the remaining output data bits, which are not outputted in the serial-parallel conversion by using a 0-output portion 104, to limit a subcarrier used for transmission to a terminal using the necessary irreducible subcarrier.例文帳に追加

さらに、シリアル−パラレル変換で出力を行わない残りの出力データビットには、０出力部１０４を用いて“０”ビットを出力させることで、必要最小限のサブキャリアを用いる当該端末への送信に用いるそのサブキャリアを限定する。 - 特許庁

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30, having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70, a clock-detecting circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

Frame side IC boards 602-605 with serial-parallel conversion ICs 611-615 placed on them respectively are installed on the side of the game frame and serial data are converted into parallel data to be supplied to respective lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

Related to the inputted control signal, an address representing the capacity block 26-i is extracted at a category discriminating circuit 23, the switching data is detected at a serial-parallel conversion circuit 24, and the switching data is stored in the address of a data holding circuit 25.例文帳に追加

入力された制御信号は、カテゴリ判別回路２３において容量ブロック２６_-iを示すアドレスが抽出され、シリアル−パラレル変換回路２４においてスイッチングデータが検出され、データ保持回路２５の当該アドレスにそのスイッチングデータが記憶される。 - 特許庁

The data transmission reception circuit 1d extracts only a reception signal RSD1 from the signal on the transmission line 1e, a composite circuit 1f obtains an original serial data RSD0 and also extracts a synchronization signal CLK3, and the obtained serial data is converted into parallel data RPD in a serial-parallel conversion circuit 1g.例文帳に追加

データ送受信回路1dは伝送線路1e上の信号から受信信号RSD1のみを抽出し、複合化回路1fで元のシリアルデータRSD0を得ると共に同期信号CLK3を抽出し、得られたシリアルデータをシリアル−パラレル変換回路1gでパラレルデータRPDに変換する。 - 特許庁

The control data output to the SI2 (data input) signal line is output to a latch circuit (serial/parallel conversion circuit) 41 via an SO (data sending) signal line and stored in a register 42 when an SW 1 and an SW 2 are off and an SW 3 is on.例文帳に追加

ＳＩ２（データ入力）信号線に出力された制御用データは、ＳＷ１およびＳＷ２がＯＦＦ、ＳＷ３がＯＮとなると、ＳＯ（データ送出）信号線を介して、ラッチ回路（シリアル／パラレル変換回路）４１に出力され、レジスタ４２に保存される。 - 特許庁

Also, frame side IC boards 602-605 loaded with serial-parallel conversion ICs 611-615 are provided on the side of the game frame, and the serial data are converted to the parallel data and supplied to respective lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

Frame-side IC boards 602-605, on which serial-parallel conversion ICs 611-615 are mounted, are mounted on the game frame side to convert the serial data to parallel data to be fed to lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

Also, frame-side IC substrates 602 to 605 for mounting serial-parallel conversion ICs 611 to 615 are provided at the side of the game frame, and serial data are converted into parallel data and are supplied to respective lamps 281a to 281l, 282a to 282f, 283a to 283f.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

When a serial-parallel conversion unit 32 of a receiving circuit 30 converts a signal of the serial format to that of a parallel format synchronizing with a transmission clock CK_TRS, the signal is outputted to a succeeding circuit one by one according to the timing of each signal received in the serial form.例文帳に追加

受信回路３０のシリアルパラレル変換部３２は、伝送クロックＣＫ＿ＴＲＳに同期して、シリアル形式の信号を、パラレル形式の信号に展開する際、シリアル形式にて受信した各信号のタイミングに応じて、順次、後段の回路へ出力する。 - 特許庁

An OFDM transmission apparatus performs OFDM (Orthogonal Frequency Division Multiplexing) processing on transmission data, transmits the data, and has an interleave section for randomizing the transmission data based on a random number generated using a predetermined random number generation technique on a pre-stage of serial/parallel conversion for carrier modulation.例文帳に追加

ＯＦＤＭ送信装置は、送信データをＯＦＤＭ（Orthogonal Frequency Division Multiplexing）処理して送信し、キャリア変調するためにシリアル／パラレル変換する前段階で、所定の乱数発生手法を用いて発生した乱数に基づいて送信データをランダム化するインタリーブ部を具備する。 - 特許庁

In this vacuum pump, the turbo molecular pump body 300 and the control device 400 are provided with a converting circuit 363 and a converting circuit 463 for performing serial/parallel conversion and parallel/serial conversion respectively, and control signals existing between the turbo molecular pump body 300 and the control device 400 can be communicated using a serial communication bus 360.例文帳に追加

ターボ分子ポンプ本体３００と制御装置４００は、シリアル−パラレル変換及びパラレル−シリアル変換を行う変換回路３６３及び変換回路４６３をそれぞれ備えており、ターボ分子ポンプ本体３００と制御装置４００との間に存在する制御信号をシリアル通信バス３６０を用いて、交信することが可能である。 - 特許庁

A coding circuit 102 of this data transmitter assembles a plurality of tributary signals demultiplexed by a serial parallel conversion circuit 101 into frames, a parallel serial conversion circuit 104 multiplexes signals that are subject to only bit synchronization among the tributary signals by delay circuits 103 and transmits the multiplexed signal to a transmission line 110.例文帳に追加

データ送信装置１０が、直並列変換回路１０１により多重分離された複数のトリビュタリ信号を符号化回路１０２によりフレーム化し、遅延回路１０３によりトリビュタリ信号間の同期としてビット同期のみをおこなった信号を並直列変換回路１０４により多重化して伝送路１１０上に送信する。 - 特許庁