「WSL」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A plurality of writing lines WSL and a plurality of power supply lines PSL are assigned one by two pixel rows.例文帳に追加

複数の書込線ＷＳＬおよび複数の電源線ＰＳＬは、２画素行ごとに１つずつ割り当てられている。 - 特許庁

When an organic EL element 12R or the like repeats emission and extinction, it lowers the voltage of a drain line DSL and at the same time, lowers the voltage of a gate line WSL, and raises the voltage of the drain line DSL and at the same time, raises the voltage of the gate line WSL.例文帳に追加

有機ＥＬ素子１２Ｒ等が発光、消光を繰り返している時に、ゲート線ＷＳＬの電圧をドレイン線ＤＳＬの電圧の下降と同時に下降させ、ドレイン線ＤＳＬの電圧の上昇と同時に上昇させる。 - 特許庁

ERI=Wsl/[Wsc×(2-N^-2)]<1 Wherein, ERI: bumping index, Wsc: charging quantity of the solid-iron source (t/heat), Wsl: remaining quantity of the decarburized slag (t/heat), N: the number of tilting rounds of the refining vessel.例文帳に追加

ＥＲＩ＝Ｗｓｌ／Ｗｓｃ・（２−Ｎ^−２）＜１ここにＥＲＩは突沸指数、Ｗｓｃは固体鉄源装入量（ｔ／ｃｈ）、Ｗｓｌは脱炭スラグ残し量（ｔ／ｃｈ）、Ｎは精錬容器の往復傾動回数をそれぞれ表している。 - 特許庁

A resistance 300 is inserted between a gate of a TFT 114 of a pixel circuit 101 and wiring 200 of a scanning line WSL.例文帳に追加

画素回路１０１のＴＦＴ１１４のゲートと走査線ＷＳＬの配線２００との間に抵抗３００を挿入している。 - 特許庁

A wiring pattern BP for bypass which bypasses a portion wherein a signal line DTL and a scan line WSL cross is provided to the scan line WSL or the signal line DTL, and the wiring pattern BP for bypass is used to repair a short circuit fault between wiring patterns.例文帳に追加

本発明は、信号線ＤＴＬと走査線ＷＳＬとが交差する部位をバイパスするバイパス用の配線パターンＢＰを走査線ＷＳＬ又は信号線ＤＴＬに設け、さらにはこのバイパス用の配線パターンＢＰを使用して配線パターン間の短絡事故を修復する。 - 特許庁

The write transistor 31 of each of N pixels 101 is connected to one scanning line WSL 10 for transmitting a scanning line signal.例文帳に追加

Ｎ個の画素１０１の書き込みトランジスタ３１のそれぞれは、走査線信号を伝搬する１本の走査線ＷＳＬ１０に接続されている。 - 特許庁

Furthermore, predetermined operation is performed when applying the selection pulse to the scanning line WSL and when applying voltage to a signal line DTL.例文帳に追加

更に、走査線ＷＳＬに対する選択パルスの印加時および信号線ＤＴＬに対する各電圧の印加時において、所定の動作を行うようにする。 - 特許庁

Next, in the threshold correction preparation period, a scanning line (WSL) 210 supplies an ON-potential (Von) to a write-in transistor 610 with timing being different for each row.例文帳に追加

次に、閾値補正準備期間において、走査線（ＷＳＬ）２１０は、書込みトランジスタ６１０に行毎に異なるタイミングでオン電位（Ｖｏｎ）を供給する。 - 特許庁

The potential of a scanning signal supplied from a scanning line (WSL) 410 is made to shift to a non-conduction potential (Vssws) in the middle of a writing period/mobility correction period.例文帳に追加

書込み期間／移動度補正期間の途中において、走査線（ＷＳＬ）４１０から供給される走査信号の電位を非導通電位（Ｖｓｓｗｓ）に遷移させる。 - 特許庁

The slit 32 has a width Wsl narrower than each width W1, W2 in the direction parallel with the longitudinal direction of and in the direction perpendicular to longitudinal direction of the hole part 33 and the slit 32.例文帳に追加

スリット３２の幅Ｗslは、孔部３３の、スリット３２の長手方向に平行な方向および垂直な方向でのそれぞれの幅Ｗ１、Ｗ２よりも小さい。 - 特許庁

Disclosed is the pixel circuit 101 including at least one transistor which receives a drive signal to a control terminal to have its conduction state controlled, where the control terminal of the transistor TFT 112 is connected to a drive wiring WSL where the drive signal is propagated and the drive wiring WSL is connected to a wiring 114 in other layers to obtain a multilayer wiring structure.例文帳に追加

制御端子への駆動信号を受けて導通状態が制御される少なくとも一つのトランジスタを含む画素回路１０１であって、トランジスタＴＦＴ１１２の制御端子が、駆動信号が伝搬される駆動配線ＷＳＬに接続され、駆動配線ＷＳＬは、他の層の配線１１４と接続されて多層配線化されている - 特許庁

In a transistor 3A for sampling, a gate is connected to a scanning line WSL 101, a source is connected to a signal line DTL 101 and a drain is connected to a gate of a transistor 3B for driving.例文帳に追加

サンプリング用トランジスタ３Ａは、ゲートが走査線ＷＳＬ１０１に接続し、ソースが信号線ＤＴＬ１０１に接続し、ドレインが駆動用トランジスタ３Ｂのゲートに接続する。 - 特許庁

In Vth correction preparation periods (T1-T3), the voltage of a gate line WSL is raised to a voltage (V_on1) higher than a voltage (V_on2) applied on a drain line DSL afterwards.例文帳に追加

Ｖｔｈ補正準備期間（Ｔ１〜Ｔ３）において、ゲート線ＷＳＬの電圧が、後にドレイン線ＤＳＬに印加する電圧（Ｖ_ｏｎ２）よりも高い電圧（Ｖ_ｏｎ１）に上げられている。 - 特許庁

Accordingly, in the writing period/mobility correction period, a corrected acceleration period in which the scanning signal supplied from the scanning line (WSL) 410 is the non-conduction potential (Vssws) is generated.例文帳に追加

これにより、書込み期間／移動度補正期間において、走査線（ＷＳＬ）４１０から供給される走査信号が非導通電位（Ｖｓｓｗｓ）である補正加速期間が生成される。 - 特許庁

Not only in a period of applying gradation interpolating voltage Vsig1 but also in a period of applying reference voltage Vofs, a scanning line-driving circuit 23 applies a selection pulse to a scanning line WSL.例文帳に追加

また、走査線駆動回路２３が、階調補間電圧Ｖsig１の印加期間内に加えて基準電圧Ｖofsの印加期間内にも、走査線ＷＳＬに対して選択パルスの印加を行う。 - 特許庁

When video signal voltage Vsig is written, a scanning line-driving circuit 23 finishes application of a selection pulse to a scanning line WSL in an application period of the video signal voltage Vsig.例文帳に追加

走査線駆動回路２３が、映像信号電圧Ｖsigの書き込み時に、映像信号電圧Ｖsigの印加期間内に走査線ＷＳＬに対する選択パルスの印加を終了させる。 - 特許庁

In V_th correction preparing period (T1-T3), the voltage of a gate line WSL is raised to voltage (V_on1) higher than voltage (V_on2) to be applied to a drain line DSL later.例文帳に追加

Ｖｔｈ補正準備期間（Ｔ１〜Ｔ３）において、ゲート線ＷＳＬの電圧が、後にドレイン線ＤＳＬに印加する電圧（Ｖ_ｏｎ２）よりも高い電圧（Ｖ_ｏｎ１）に上げられている。 - 特許庁

One of the two signal lines DTL assigned by pixel column is connected to the pixel 13 included in one upper pixel row among the two pixel rows assigned by scanning line WSL.例文帳に追加

１画素列ごとに割り当てられた２つの信号線ＤＴＬの一方が、走査線ＷＳＬごとに割り当てられた２つの画素行のうち上側の１画素行に含まれる画素１３に接続されている。 - 特許庁

The other of the two signal lines DTL assigned by pixel column is connected to the second pixel included in the one lower pixel row among the two pixel rows assigned by scanning line WSL.例文帳に追加

１画素列ごとに割り当てられた２つの信号線ＤＴＬの他方が、走査線ＷＳＬごとに割り当てられた２つの画素行のうち下側の１画素行に含まれる第２画素に接続されている。 - 特許庁

A single first pulse signal P1 is sequentially applied to a plurality of scanning lines WSL included in each unit U, sequentially quenching a plurality of organic EL elements 11 by line (pixel row).例文帳に追加

各ユニットＵに含まれる複数の走査線ＷＳＬに対して１つの第１パルス信号Ｐ１が順番に印加され、複数の有機ＥＬ素子１１がライン（画素行）ごとに順番に消光される。 - 特許庁

A sampling transistor WSTr has a pair of current terminals connected between a signal line DTL and the input terminal of the capacitive element Cs and has a control terminal connected to a first scanning line WSL.例文帳に追加

サンプリングトランジスタＷＳＴｒは、一対の電流端が信号線ＤＴＬと容量素子Ｃｓの入力端との間に接続し、制御端が第１走査線ＷＳＬに接続している。 - 特許庁

In Vth correction preparation periods (T3-T5), the voltage of a gate line WSL is a voltage V_off2 lower than a voltage V_off1 set in a light emitting period or a Vth correction idle period.例文帳に追加

Ｖｔｈ補正準備期間（Ｔ３〜Ｔ５）において、ゲート線ＷＳＬの電圧が、発光期間やＶｔｈ補正休止期間において設定された電圧Ｖ_ｏｆｆ１よりも低い電圧Ｖ_ｏｆｆ２となっている。 - 特許庁

A sampling transistor 3A turns on in response to a control signal supplied from a scan line WSL 101 to sample and hold a video signal supplied from a signal line DTL 101 in a holding capacitor 3C.例文帳に追加

サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給される制御信号に応じてオンし、信号線ＤＴＬ１０１から供給される映像信号をサンプリングして保持容量３Ｃに保持する。 - 特許庁

The capacitance value of the auxiliary capacitor 231 of each of N pixels 101 is determined so that all the writing pulse of the pixels 101 connected to the same scanning line WSL 10 may have nearly the same waveform.例文帳に追加

同一走査線ＷＳＬ１０に接続される画素１０１の全ての書き込みパルスが略同一波形となるように、Ｎ個の画素１０１のそれぞれの補助容量２３１の容量値が決定されている。 - 特許庁

Thus, when the voltage of the gate line WSL is decreased from V_on1 to V_off by a write-in scanning circuit 23, gate voltage V_g temporarily decreases by ΔV1 and source voltage V_s also temporarily decreases by ΔV2.例文帳に追加

これにより、書き込み走査回路２３によってゲート線ＷＳＬの電圧がＶ_ｏｎ１からＶ_ｏｆｆに下げられたときに、ゲート電圧Ｖ_ｇが一時的にΔＶ１だけ下がると共に、ソース電圧Ｖ_ｓも一時的にΔＶ２だけ下がる。 - 特許庁

Thereby, a potential difference V_gs between a gate and a source of a transistor T_WS can be smaller as compared with a case that the voltage of the gate line WSL is V_off1 (V_off in Fig.18 (not shown)) in the Vth correction preparation period.例文帳に追加

これにより、Ｖｔｈ補正準備期間においてゲート線ＷＳＬの電圧がＶ_ｏｆｆ１（図１８ではＶ_ｏｆｆ）となっている場合と比べて、トランジスタＴ_ＷＳのゲート−ソース間の電位差Ｖ_ｇｓを小さくすることができる。 - 特許庁

Thereby, when the voltage of a gate line WSL is lowered from V_on1 to V_off with a writing scanning circuit 23, a gate voltage V_g is temporarily lowered by ΔV1, and a source voltage V_s is temporarily lowered by ΔV2.例文帳に追加

これにより、書き込み走査回路２３によってゲート線ＷＳＬの電圧がＶ_ｏｎ１からＶ_ｏｆｆに下げられたときに、ゲート電圧Ｖ_ｇが一時的にΔＶ１だけ下がると共に、ソース電圧Ｖ_ｓも一時的にΔＶ２だけ下がる。 - 特許庁

A data wiring DTL is pulled up to a new layer 301 by TiAl etc., and the new layer 301 is disposed in a second wiring layer of the layer upper than a scanning line WSL (drive wiring 200) disposed in the first wiring layer.例文帳に追加

データ配線ＤＴＬはＴｉＡｌ等により新規レイヤー３０１まで引き上げられ、新規レイヤー３０１は第１配線層に配される走査線ＷＳＬ（駆動配線２００）よりも上層の第２配線層に配される。 - 特許庁

When "incorporate driving" is performed, one or a plurality of third pulse signals P_3 are applied to a write-in line in which a second pulse signal P_2 is applied at least at the tail of a plurality of write-in lines WSL included in one group in a threshold correction period.例文帳に追加

「まとめ駆動」を行う際に、閾値補正期間に、一のグループに含まれる複数の書込線ＷＳＬのうち少なくとも最後に第２パルス信号Ｐ_2が印加される書込線に対して、１または複数の第３パルス信号Ｐ_3が印加される。 - 特許庁

A scanner 104 outputs a control signal having a predetermined pulse width to a scan line WSL to turn on a sampling transistor 3A in a time zone wherein a signal line DTL is at a signal potential, and then holds the signal potential in a holding capacitor 3C.例文帳に追加

スキャナ１０４は、信号線ＤＴＬが信号電位にある時間帯にサンプリング用トランジスタ３Ａを導通状態にするため、所定のパルス幅を有する制御信号を走査線ＷＳＬに出力し、以って保持容量３Ｃに信号電位を保持する。 - 特許庁

Then, while the voltage of a signal line DTL is V_sig2 just before a light emission period starts, the voltage of the power source line PSL is raised from V_ccL to V_ccH, and then the voltage of a scanning line WSL is raised from V_off to V_on to execute mobility correction and writing (T_9, T_10).例文帳に追加

その後、発光期間が開始する直前に、信号線ＤＴＬの電圧がＶ_sig2となっている間に、電源線ＰＳＬの電圧がＶ_ccLからＶ_ccHに上げられたのち、走査線ＷＳＬの電圧がＶ_offからＶ_onに上げられ、移動度補正と書き込みが行われる（Ｔ_9、Ｔ_10）。 - 特許庁

Moreover, when the voltage V_ers is applied on the specified signal line DTL, the voltage of a scan line WSL is raised from V_L to V_M so that a voltage V_gs between a gate and a source of a driving transistor Tr1 in a pixel 12 corresponding to the specified signal line DTL becomes less than Vth.例文帳に追加

さらに、特定の信号線ＤＴＬに電圧Ｖ_ersが印加されている時に、特定の信号線ＤＴＬに対応する画素１２内の駆動トランジスタＴｒ_1のゲート−ソース間の電圧Ｖ_gsがＶ_thを下回るように、走査線ＷＳＬの電圧がＶ_LからＶ_Mに上げられる。 - 特許庁

During gradation interpolating writing, a signal line-driving circuit 24 applies voltage Von to a scanning line WSL in a period of applying gradation interpolating voltage Vsig1 to a signal line DTL, and performs switching from the voltage Von to voltage Voff in a period of applying voltage Vofs to the signal line DTL.例文帳に追加

信号線駆動回路２４は、階調補間書き込みの際に、信号線ＤＴＬへの階調補間電圧Ｖsig１の印加期間内に、走査線ＷＳＬに電圧Ｖonに印加し、その電圧Ｖonから電圧Ｖoffへの切り替えを、信号線ＤＴＬへの電圧Ｖofs印加期間内に行う。 - 特許庁

During a light emitting period when a voltage of a drain line DSL is V_cc, when a voltage of a signal line DTL is V_ofs, an on-period is set in which a voltage of a gate line WSL is raised from V_off to V_on and then lowered from V_on to V_off.例文帳に追加

ドレイン線ＤＳＬの電圧がＶ_ｃｃとなっている発光期間中において、信号線ＤＴＬの電圧がＶ_ｏｆｓとなっている時に、ゲート線ＷＳＬの電圧がＶ_ｏｆｆからＶ_ｏｎに上げられたのちにＶ_ｏｎからＶ_ｏｆｆに下げられるオン期間を設ける。 - 特許庁

When the voltage of a signal line DTL is V_ofs during a quenching period when the voltage of a drain line DSL is V_ini, ON periods ΔT_on1 and ΔT_on2 when the voltage of a gate line WSL is increased from V_off to V_on and decreased from V_on to V_off are disposed.例文帳に追加

ドレイン線ＤＳＬの電圧がＶ_ｉｎｉとなっている消光期間中において、信号線ＤＴＬの電圧がＶ_ｏｆｓとなっている時に、ゲート線ＷＳＬの電圧がＶ_ｏｆｆからＶ_ｏｎに上げられたのちにＶ_ｏｎからＶ_ｏｆｆに下げられるオン期間ΔＴ_ｏｎ１，ΔＴ_ｏｎ２を設ける。 - 特許庁

Moreover, a scan line (a gate line WSL of the sampling transistor) to control energizing the sampling transistor is also used as a supply line of a second fixed voltage Vofs to be applied on the gate of the drive transistor T5 through the second detection transistor T2, which makes an independent supply line of the second fixed voltage unnecessary.例文帳に追加

その上で、サンプリングトランジスタの導通制御を行う走査線（サンプリングトランジスタのゲートラインＷＳＬ）を、第２の検知トランジスタＴ２を介してドライブトランジスタＴ５のゲートに与える第２の固定電位Ｖｏｆｓの供給ラインとして共用し、第２の固定電位の供給ラインを独立して設ける必要をなくす。 - 特許庁

Coupling lines 10 of the dark dot repairing device 1 as an external device are coupled to a signal line DTL, a gate line WSL and a drain line DSL used for driving each pixel 200, and a reverse bias voltage is applied to an organic EL element 112R or the like from the dark dot repairing device 1 through the coupling lines 10.例文帳に追加

各画素２００の駆動に用いられる信号線ＤＴＬ、ゲート線ＷＳＬおよびドレイン線ＤＳＬに、外部機器である滅点修理装置１の連結線１０が連結されており、この連結線１０を介して滅点修理装置１から有機ＥＬ素子１１２Ｒ等に逆バイアス電圧が印加される。 - 特許庁

A pixel circuit controlled by a drive circuit through a write scan line WSL and a video signal line DTL comprises a light emitting element (organic light emitting diode) varying in applied voltage value with the potential (Vs) of one electrode (source node NDs), a drive transistor having a control node NDc, a sampling transistor, and a holding capacitor.例文帳に追加

書込走査線ＷＳＬおよび映像信号線ＤＴＬを介して駆動回路によって制御される画素回路が、一方電極（ソースノードＮＤｓ）の電位（Ｖｓ）によって印加電圧値が変化する発光素子（有機発光ダイオード）と、制御ノードＮＤｃを有する駆動トランジスタと、サンプリングトランジスタと、保持キャパシタと、を含む。 - 特許庁

The shift register SR outputs shift pulses IN by stages in sequence in timing to line sequential scanning, and each output buffer BUF 2 operates in response to shift pulses IN output from a corresponding state of the shift register SR to output power pulses Vpulse supplied from the pulse power source PS as the control signal to a corresponding scan line WSL.例文帳に追加

シフトレジスタＳＲは、線順次走査に合わせて順次各段ごとにシフトパルスＩＮを出力し、各出力バッファＢＵＦ２は、対応するシフトレジスタＳＲの段から出力されたシフトパルスＩＮに応じて動作し、パルス電源ＰＳから供給された電源パルスＶｐｕｌｓｅを制御信号として対応する走査線ＷＳＬに出力する。 - 特許庁