「arithmetic-logic unit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

a unit of a computer which unites an arithmetic-logic unit and a control unit named central processing unit 例文帳に追加

中央処理装置という,演算装置と制御装置を合わせた計算機の装置 - EDR日英対訳辞書

An arithmetic logic stage in a graphics processor unit includes a number of arithmetic logic units (ALUs).例文帳に追加

グラフィックスプロセッサユニットにおける算術論理ステージはある程度の台数の算術論理ユニット（ＡＬＵ）を含む。 - 特許庁

A 3rd arithmetic logic unit combines an output of the 2nd arithmetic logic unit with the mirror reflection color of the sample.例文帳に追加

第３の論理演算装置は、第２の論理演算装置の出力とサンプルの鏡面反射色とを組み合わせる。 - 特許庁

Each detection signal from a quad detector 1 is input to the arithmetic logic unit 4 and the arithmetic logic unit 9.例文帳に追加

四重化された検出器１の各検出信号が、論理演算装置４及び論理演算装置９に入力される。 - 特許庁

An arithmetic logic stage 230 in a graphics processor unit includes arithmetic logic units (ALUs) and global registers 520.例文帳に追加

グラフィックスプロセッサユニットにおける論理演算ステージ２３０は、論理演算ユニット（ＡＬＵ）およびグローバルレジスタ５２０を含む。 - 特許庁

The determination unit 20 determines whether the output of the arithmetic logic unit 4 through a NOT circuit agrees with the output of the arithmetic logic unit 9.例文帳に追加

判定装置２０は、ＮＯＴ回路を通した、論理演算装置４の出力と、論理演算装置９の出力とが一致しているか否かを判定する。 - 特許庁

The digital safety protection system 2 includes an arithmetic logic unit 4 for executing a program of 2-out-of-4 logic operation of negative logic; a hard backup arithmetic logic unit 9 having a 2-out-of-4 logic circuit configured with hardware; and a determination unit 20.例文帳に追加

デジタル安全保護装置２は、負論理の２アウトオブ４論理演算のプログラムを実行する論理演算装置４、ハードウェアによる２アウトオブ４論理回路を有するハードバックアップ論理演算装置９及び判定装置２０を備える。 - 特許庁

The voltage reference circuit comprises an arithmetic and logic unit and a voltage selection circuit.例文帳に追加

電圧基準回路は論理演算ユニットおよび電圧選択回路を含む。 - 特許庁

Logic operation relating to the plural characteristic quantities is executed by an image arithmetic and logic unit 60 of the identification section 500.例文帳に追加

識別部５００の画像論理演算器６０によって複数の特徴量に関する論理演算を行う。 - 特許庁

The output side of all adders of an arithmetic and logic unit is connected with a multiplexer.例文帳に追加

算術論理ユニットの全加算器の出力側は、マルチプレクサに接続されている。 - 特許庁

Data registers store the small units of information that the arithmetic and logic unit is currently processing 例文帳に追加

データレジスタは演算処理装置(ALU)が処理中の少量の情報を格納(記憶)している - コンピューター用語辞典

Then, when the arithmetic result of the first matrix operation is requested, the arithmetic unit obtains it from the logic circuit 46.例文帳に追加

そして、演算装置は、前記第１の行列演算の演算結果を要求されたとき、前記論理回路４６から得る。 - 特許庁

The arithmetic logic unit 4 performs 2-out-of-4 logic operation of the negative logic, based on four detection signals input to output a digital signal.例文帳に追加

論理演算装置４は、入力した４つの検出信号に基づいて負論理の２アウトオブ４論理演算を行ってデジタル信号を出力する。 - 特許庁

Furthermore, if the low-order instruction extension condition exists, a part of a second arithmetic and logic unit component is extended by utilizing a block of the VLIW used for the second arithmetic and logic unit component by the first arithmetic and logic unit component usually.例文帳に追加

更に、下位命令拡張条件が存在するならば、通常は第１の算術論理ユニットコンポーネントによって第２の算術論理ユニットコンポーネントのために利用される超長命令語のブロックを利用することによって、第２の算術論理ユニットコンポーネント部分が拡張される。 - 特許庁

The arithmetic logic unit 9 outputs an electrical signal from the 2-out-of-4 logic circuit to which the four detection signals are input.例文帳に追加

論理演算装置９は、４つの検出信号を入力する２アウトオブ４論理回路から電気信号を出力する。 - 特許庁

The compiler 1 converts the instruction into a net list of logic circuits and sends the result to a programmable arithmetic unit 4.例文帳に追加

コンパイラ１は命令を論理回路のネットリストに変換してプログラマブル演算ユニット４に送る。 - 特許庁

To provide a processor capable of entering a constant to an ALU (Arithmetic Logic Unit) of a reconfigurable circuit.例文帳に追加

リコンフィギュラブル回路のＡＬＵに定数を入力することのできる処理装置を提供する。 - 特許庁

A memory cell mat (30) is divided into a plurality of entries, an arithmetic logic unit (ALU) is arranged corresponding to each entry (ERY) and between the entries and the corresponding arithmetic logic units, arithmetic/logic operation is executed in bit-serial and entry-parallel mode.例文帳に追加

メモリセルマット（３０）を複数のエントリ（ＥＲＹ）に分割し、各エントリ（ＥＲＹ）に対応して、演算処理ユニット（ＡＬＵ）を配置し、これらのエントリと対応の演算処理ユニットとの間で、ビットシリアルかつエントリパラレル態様で演算処理を実行する。 - 特許庁

The arithmetic and logic unit prepares with the horizontal scanning synchronizing signal as a trigger to form a new video data series.例文帳に追加

演算器は、水平走査同期信号をトリガとして動作して、新規な映像データ系列を作成する。 - 特許庁

For this image processing unit, an input color conversion section 1 converts an RGB color space into a CMYK color space, a 1st color conversion section 2 converts the converted color space into a CMY color space regarding an object area for logic arithmetic operation processing, and a logic arithmetic section 3 conducts logic arithmetic processing.例文帳に追加

入力色変換部１でＲＧＢ色空間からＣＭＹＫ色空間に変換後、論理演算処理の対象領域について第１色変換部２でＣＭＹ色空間に色変換し、論理演算部３で論理演算処理を行う。 - 特許庁

To provide an arithmetic processor including an ALU (arithmetic logic unit) having a plurality of arithmetic circuits each for performing a group of associated arithmetic operations such as finite field operations or modular integer operations.例文帳に追加

有限体演算やモジュラ整数演算など一群の関連する算術演算をそれぞれパフォームする複数の算術回路を有するＡＬＵを含むことを特徴とする算術プロセッサを提供すること。 - 特許庁

A basic arithmetic logic circuit in which an operation function and a storage function are integrated is constituted compactly using a ferroelectric device MFSFET, data transfer between a computing unit and a memory is localized in the basic arithmetic logic circuit, and a combination circuit is realized without an additional circuit by only wiring of the basic arithmetic logic circuit.例文帳に追加

強誘電体デバイスMFSFETを用いて演算機能と記憶機能を一体化した基本演算回路をコンパクトに構成し、演算器−メモリ間のデータ転送を基本演算回路内部に局所化すると共に、基本演算回路の結線のみによって付加回路なしで組合せ回路を実現する。 - 特許庁

The one gain up circuit 22 or the arithmetic and logic unit is commonly used for tracking error detection and focus error detection.例文帳に追加

トラッキングエラー検出用およびフォーカスエラー検出用に一つのゲインアップ回路２２もしくは演算器を共用する。 - 特許庁

To provide an interdevice coupling device capable of outputting the output data of an arithmetic and logic unit as the input data of the arithmetic and logic unit after optional delay without causing the increase of power consumption by simple constitution.例文帳に追加

簡単な構成で、しかも消費電力の増大を招くことなく、算術論理演算器の出力データを任意の遅延の後に、算術論理演算器の入力データとして出力することができる装置間結合装置を提供する。 - 特許庁

If the low-order instruction extension condition exists, operation of a part of a first arithmetic and logic unit component is minimized.例文帳に追加

下位命令拡張条件が存在するならば、第１の算術論理ユニットコンポーネントの一部分の動作が最小化される。 - 特許庁

A 2nd arithmetic logic unit combines the mirror reflection coefficient of the sample, adjustment mirror reflection intensity and an opacity component.例文帳に追加

第２の論理演算装置は、サンプルの鏡面反射係数と調整鏡面反射強度と不透明度成分とを組み合わせる。 - 特許庁

A differential metric arithmetic and logic unit 10 determines the differential metric by subtracting the cumulative values of the branch metric calculated by the maximum likelihood decoding method from each other.例文帳に追加

差メトリック演算器１０は、最尤復号法により算出されるブランチメトリックの累積値どうしを減算して、差メトリックを求める。 - 特許庁

To provide a drawing device for three-dimensional graphics capable of executing a drawing processing at high speed by using a parallel processing in a separate ALU(arithmetic and logic unit) system.例文帳に追加

分割ＡＬＵ方式の並列処理を利用し高速に描画処理を実行できる３次元グラフィックス描画装置の提供。 - 特許庁

The arithmetic and logic unit receives a command corresponding to a temperature coefficient of an LCD panel and provides a selection signal according to the command.例文帳に追加

論理演算ユニットはＬＣＤパネルの温度係数に対応したコマンドを受信して、そのコマンドにより選択シグナルを提供する。 - 特許庁

An input branch part 102 includes three arithmetic blocks having ALU (arithmetic and logic unit) operating respective digits by branching 18 bit input value XDn into a low order, an intermediate order, and a high order for every 6 bit.例文帳に追加

入力分岐部１０２は１８ビットの入力値ＸＤｎを下位、中位、上位６ビット毎に分岐して、それぞれの桁を演算するＡＬＵを有する３個の演算ブロックを含む。 - 特許庁

This data processor has a memory 50a, a central arithmetic unit 40, a logic element 60, a first database 80, and a management part 70.例文帳に追加

メモリ５０ａと中央演算装置４０と論理エレメント６０と第１データベース８０と管理部７０とを具備するデータ処理装置を用いる。 - 特許庁

An arithmetic unit 17 has a programmable hardware logic circuit and sequentially applies a logical configuration to the b conversion logical formulas stored in the storage device 15 in each execution unit logical formula according to a plurality of execution unit logical formulas divided into an execution unit by using the hardware logic circuit.例文帳に追加

演算装置１７は、プログラム可能なハードウェア論理回路を有しており、記憶装置１５に記憶されているｂ個の変換論理式を実行単位に分割した複数の実行単位論理式にしたがって、実行単位論理式ごとに順次、ハードウェア論理回路を用いて論理構成を行う。 - 特許庁

A processor is equipped with an instruction unit 1, a load/store unit 2, a register unit including a floating-point register 4, and an arithmetic logic unit(ALU) 5 which is a floating-point unit(FPU) type.例文帳に追加

非数（ＮａＮ）標準をサポートし、ロード／ストア・ユニット、レジスタ・ユニット、演算論理ユニットを備える種類のプロセッサであり、エラーを生じたロードの後でロード／ストア・ユニットにロードされたデータにマーク付けするエラー・フラグを有するＲＩＳＣ又はＣＩＳＣプロセッサである。 - 特許庁

A processor element 101 includes: a logic cell 300 for carrying out prescribed logic arithmetic processing to generate data; a cross connect switch 301 for carrying out arrangement, copying and inversion processing of the data from the logic arithmetic means on the basis of second setting information to generate data, and a selection unit 302.例文帳に追加

プロセッサセレメント１０１は、所定の論理演算処理を行ってデータを生成するロジックセル３００と、第２の設定情報に基づいて前記論理演算手段からの前記データの整列と複製と反転処理を行ってデータを生成するクロスコネクトスイッチ３０１と、選択ユニット３０２と、を有している。 - 特許庁

The device includes a CPU 10, a storage device 11, a graph generator 12, a display 13, an input device 14 and an arithmetic and logic unit(ALU) 15.例文帳に追加

本装置は、中央処理装置（ＣＰＵ）１０、記憶装置１１、グラフ生成装置１２、ディスプレイ１３、入力装置１４、論理演算装置（ＡＬＵ）１５を含む。 - 特許庁

To provide an image processing unit that production of unintended color conversion is avoided in the case of logic arithmetic processing so as to obtain a processed image with high image quality.例文帳に追加

論演算処理時の意図しない色変換の発生を回避し、高画質の処理画像を得ることができる画像処理装置を提供する。 - 特許庁

An arithmetic and logic unit(ALU) 970 selectively adds/subtracts the coordinate of a second input vector corresponding to the tested result and calculates the respective coordinates of output vectors.例文帳に追加

算術演算装置９７０は、テスト結果に応じて第２の入力ベクトルの座標を選択的に加減算して出力ベクトルの各座標を計算する。 - 特許庁

A processor has: an arithmetic and logic unit 13 performing at least one of the four arithmetic operations and a shift operation; a decimal point position register 14 holding decimal point position data of the fixed-point arithmetic; and a rounding/saturation processor 20 performing prescribed rounding and saturation processing to output of the arithmetic and logic unit 13 based on the decimal point position data held in the decimal point position register 14.例文帳に追加

四則演算とシフト演算の少なくとも一方を行う算術論理演算ユニット１３と、固定小数点演算の小数点位置データを保持する小数点位置レジスタ１４と、小数点位置レジスタ１４に保持される小数点位置データに基づいて、算術論理演算ユニット１３の出力に対して所定の丸め及び飽和処理を行う丸め／飽和処理器２０とを有する。 - 特許庁

The dual system arithmetic processing unit comprises: CPUs 21 and 22 constituting the dual system; buses 29a and 29b for transmitting arithmetic data of the respective CPUs 21 and 22 of the systems on the basis of a bus cycle; dual system storage devices 24 and 25 for storing the respective arithmetic data of the systems; and a verification logic part 23 for comparing the arithmetic data of the systems.例文帳に追加

２重系演算処理装置は、２重系を構成するＣＰＵ２１，２２と、各系のＣＰＵ２１，２２の演算データをバス周期に基づいて伝送するバス２９ａ，２９ｂと、各系の演算データを記憶する２重系の記憶装置２４，２５と、両系の演算データを比較する照合論理部２３とを備えている。 - 特許庁

A 1st arithmetic logic unit is made to write a volume sample by an adjustment radiative coefficient and combining the adjustment radiative coefficient with adjustment radient intensity.例文帳に追加

第１の論理演算装置に、調整放射係数と、調整放射係数および調整放射強度とを組み合わせさせることによって、ボリュームのサンプルをライティングする。 - 特許庁

The second feedback detector has an input connected to the output of the slicer with respect to the other respective slicers and has an output connected to the input of the arithmetic and logic unit.例文帳に追加

第２のフィードバック検出器はそれぞれ他の各スライサに対しスライサの出力に接続された入力を有し、出力は算術論理ユニットの入力に接続される。 - 特許庁

A low order bit stored in registers R0 and X0 is added by an adder/subtracter ALU (arithmetic and logic unit), its result is stored in the register R0, and a carry is set in a C flag F1.例文帳に追加

レジスタＲ０，Ｘ０に格納された下位ビットが加減算器ＡＬＵで加算され、その結果がレジスタＲ０に格納され、桁上がりがＣフラグＦ１にセットされる。 - 特許庁

The voltage reference circuit further includes a voltage regulating circuit controlled by the arithmetic and logic unit, and adjusts a 2nd DC voltage obtained from the 1st DC voltage.例文帳に追加

電圧基準回路はさらに論理演算ユニットにより制御された電圧調整回路を含み、第１直流電圧からの第２直流電圧を調整する。 - 特許庁

A σ arithmetic and logic unit 11 calculates a standard deviation σ from the deviation between a mean value μ and the differential metric relating to the differential metric below the mean value μ formed by a μ value former 14.例文帳に追加

σ演算器１１は、μ値生成器１４にて生成される平均値μ以下の差メトリックについて、平均値μと差メトリックとの偏差から、標準偏差σを算出する。 - 特許庁

The front stage or rear stage of an analog-to-digital converter 24 within the digital servo chip is provided with the gain up circuit 22 for performing analogous gain up or an arithmetic and logic unit for performing digital gain up.例文帳に追加

アナログ的にゲインアップを行うゲインアップ回路２２もしくは、デジタル的にゲインアップを行う演算器をデジタルサーボチップ内のＡ／Ｄコンバータ２４の前段もしくは後段に設ける。 - 特許庁