「asynchronous control circuit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ASYNCHRONOUS FIFO ORDER CONTROL CIRCUIT, DATA PROCESSING APPARATUS AND ASYNCHRONOUS FIFO ORDER CONTROL METHOD USED THEREFOR例文帳に追加

非同期ＦＩＦＯ間順序制御回路、データ処理装置及びそれらに用いる非同期ＦＩＦＯ間順序制御方法 - 特許庁

An asynchronous path is detected based on design data, and on the asynchronous path, an external control synchronizer 10 and a control circuit 15 are arranged.例文帳に追加

設計データに基づき、非同期パスが検出され、非同期パス上に外部制御シンクロナイザ１０と、制御回路１５とが配置される。 - 特許庁

A clock asynchronous type circuit 1 performs data read operation according to a read control signal READ.例文帳に追加

クロック非同期型回路１は、リード制御信号ＲＥＡＤに基づいてデータリード動作を行う。 - 特許庁

The control circuit 15 superimposes a current pulse asynchronous with a cycle of the drive current to the drive current.例文帳に追加

制御回路１５は、駆動電流の周期とは非同期な電流パルスを駆動電流に重畳させる。 - 特許庁

The voltage regulator 80 stabilizes the processing speed of the asynchronous circuit 40 by adjusting the supply voltage of the asynchronous circuit 40 based on the voltage control signal input from the voltage control signal producing unit 90.例文帳に追加

電圧調整部８０は、電圧制御信号生成部９０から入力された電圧制御信号に基づいて、非同期回路４０の供給電圧を調整することにより、非同期回路４０の処理速度を一定化する。 - 特許庁

The asynchronous circuit 200 includes a plurality of circuit blocks connected stepwisely, and the respective circuit blocks have operation circuits and control circuits for performing two-phase control of the operation circuits.例文帳に追加

非同期式回路２００は、段階的に接続された複数の回路ブロックを備え、夫々の回路ブロックが、演算回路と、該演算回路に対して２相式制御を行う制御回路を有する。 - 特許庁

In the asynchronous serial transfer in the asynchronous serial information receiver, A control signal generating circuit 1 receives a count correction signal 15 from a count correction circuit 2, generates and outputs a data shift signal 120.例文帳に追加

非同期式直列情報送受信装置での非同期シリアル転送において、カウント補正回路２からのカウント補正信号１５を入力し、制御信号生成回路１がデータシフト信号１２０を生成し出力する。 - 特許庁

The access control circuit 3 receives the decoded result of the operating mode from the command decode circuit 2 and controls the clock asynchronous DRAM according to this result.例文帳に追加

アクセス制御回路３は、コマンドデコード回路２より動作モードの解読結果を受け取り、これに従ってクロック非同期型ＤＲＡＭの制御を行う。 - 特許庁

A clock synchronous DRAM 1 has a command decoding circuit 2, an access control circuit 3 and plural banks 0-n respectively composed of clock asynchronous DRAM.例文帳に追加

クロック同期型ＤＲＡＭ１は、コマンドデコード回路２と、アクセス制御回路３と、それぞれクロック非同期型ＤＲＡＭで構成された複数のバンク０〜バンクｎを有する。 - 特許庁

To provide an interrupt control circuit capable of performing interrupt control to an asynchronous CPU and achieving a higher speed and low power consumption.例文帳に追加

非同期型のＣＰＵに対する割込み制御が可能であり、高速化及び低消費電力化を実現することが可能な割込み制御回路を提供する。 - 特許庁

Here, an asynchronous timing generating circuit 31 becomes non-active, and a logical level of the address signal and the control signal is set 'Hi'.例文帳に追加

この際、非同期タイミング生成回路３１は非アクティブとなり、アドレス信号及び制御信号の論理レベルを”Ｈｉ”とする。 - 特許庁

In this debug system, the integrated circuit device 20 of a target system 10 includes: a first clock generation circuit 70; and a first asynchronous communication control circuit 80 performing communication control for performing transmission/reception of debugging data with a pin reduction type debug tool by the asynchronous type serial data transmission with a clock generated by the first clock generation circuit 70 as an operation clock.例文帳に追加

ターゲットシステム１０の集積回路装置２０は、第１のクロック生成回路７０と、第１のクロック生成回路で生成されたクロックを動作クロックとして、省ピン型のデバッグツールとのデバッグ用のデータの送受信を非同期式のシリアルデータ伝送で行うための通信制御を行う第１の非同期通信制御回路８０とを含む。 - 特許庁

In this scan test equipment, flip-flops 101, 106 with asynchronous set/reset for a data set setting data at each flip-flop on each linked scan chain are connected to flip-flops 102, 107 on top of each scan chain, allowing a control circuit 150 to control asynchronous set/reset terminals of the flip-flops 101, 106 with asynchronous set/reset.例文帳に追加

各スキャンチェーン上の先頭のフリップフロップ１０２，１０７に、該接続された各スキャンチェーン上の各フリップフロップにデータをセットするデータセット用の非同期セットリセット付きフリップフロップ１０１，１０６を接続し、該非同期セットリセット付きフリップフリップ１０１，１０６の非同期セット／リセット端子を、制御回路１５０にて制御するようにする。 - 特許庁

To provide a packet communication apparatus with a small scale circuit configuration for carrying out asynchronous transfer without the need for a synchronizer needing complicated control.例文帳に追加

複雑な制御が必要なシンクロナイザーを用いることなく、より小規模な回路構成で非同期転送を行うパケット通信装置を提供する。 - 特許庁

Here, the asynchronous timing generating circuit 31 becomes active and outputs a signal, on the basis of the address signal and the control signal transmitted from the target board.例文帳に追加

この際、非同期タイミング生成回路３１はアクティブとなり、ターゲットボードから送られたアドレス信号や制御信号に基づいた信号を出力する。 - 特許庁

The pin reduction type debug tool 110 includes: a second clock generation circuit 170 generating a clock of the same baud rate as the first clock generation circuit; and a second asynchronous communication control circuit 180 performing communication control for performing transmission/reception of the debugging data with the target system by asynchronous type serial data transmission with the clock generated by the second clock generation circuit as an operation clock.例文帳に追加

省ピン型のデバッグツール１１０は、第１のクロック生成回路と同じボーレートのクロックを生成する第２のクロック生成回路１７０と、 第２のクロック生成回路で生成されたクロックを動作クロックとして、前記ターゲットシステムとのデバッグ用のデータの送受信を非同期式のシリアルデータ伝送で行うための通信制御を行う第２の非同期通信制御回路１８０とを含む。 - 特許庁

The control signal RLPLS is a signal indicating that the read data RD are outputted from the clock asynchronous circuit 1, so the latch circuit is selected always after the read data RD are outputted.例文帳に追加

制御信号ＲＬＰＬＳは、クロック非同期型回路１からリードデータＲＤが出力されたことを示す信号であるから、常に、リードデータＲＤが出力された後に、ラッチ回路の選択が行われる。 - 特許庁

In this guide blade opening and closing device, a synchronous control circuit for synchronizing and operating a plurality of electric servo motors connected individually to a guide ring connected through guide blades and a link mechanism is provided in a control circuit of the electric servo motor so that synchronous control of a plurality of electric servo motors becomes possible to prevent an overload phenomenon due to an asynchronous condition of the electric servo motors.例文帳に追加

本発明の案内羽根開閉装置は、案内羽根とリンク機構を介して連結されたガイドリングに、個別に連結された複数台の電動サーボモータを同期させ、動作させる為の同期制御回路を前記電動サーボモータの制御回路に設けることにある。 - 特許庁

Thus, a 2nd AND circuit 605 blocks an output of an oscillation circuit 601, even when a frame asynchronous alarm 51 is at a high level, no reset control signal is supplied to an automatic equalizer 2.例文帳に追加

したがって、この期間では発振回路６０１の出力は第２の論理積回路６０５によって阻止され、フレーム非同期警報５１が発動されていても、リセット制御信号６１が自動等化器２に供給されることがない。 - 特許庁

A skip control circuit 7 performs absorption control over an asynchronous state when the interval expands exceeding a 1st specific interval and there is no power or when the interval becomes narrower than a 2nd specific interval and there is no power.例文帳に追加

スキップ制御回路７は、間隔が第１の所定間隔以上広がっていて、かつパワー無しであるとき、もしくは間隔が第２の所定間隔以下に狭まっていて、かつパワー無しであるとき、非同期状態を吸収制御する。 - 特許庁

Consequently, each time the asynchronous signal reaches a certain quantity, a fixed amount of data obtained by adding the rate conversion control signal and frame for synchronization to the asynchronous signal data is superposed on the overhead of the main transmit signal to decrease the circuit scale and eve when the asynchronous signal is different in transmission rate, information on the transmission rate can be superposed on the main transmit signal.例文帳に追加

このため、非同期信号が一定量となる毎に、この非同期信号データに速度変換制御信号と同期用フレームを加えた固定のデータ量のデータが伝送主信号のオーバーヘッドに重畳され、回路規模を小さくでき、また、非同期信号の伝送速度が異なる場合も伝送速度の情報を伝送主信号に重畳することができる。 - 特許庁

A control signal forming circuit 15 is provided with a synchronous state determination means, and in its synchronous state, the synchronizing switch 8 is turned on, and in its asynchronous state, the synchronizing switch 8 is turned off.例文帳に追加

制御信号形成回路１５に同期状態判定手段を設け、同期状態の時には同期化スイッチ８をオンに制御し、非同期状態の時には同期化スイッチ８をオフに制御する。 - 特許庁

A control signal forming circuit 17 is provided with a synchronous state determination means, and in its synchronous state, the synchronizing switch 8 is turned on, and in its asynchronous state, the synchronizing switch 8 is turned off.例文帳に追加

制御信号形成回路１７に同期状態判定手段を設け、同期状態の時には同期化スイッチ８をオンに制御し、非同期状態の時には同期化スイッチ８をオフに制御する。 - 特許庁

When the abnormal input of the writing operation instruction signal WE is input into the asynchronous reset terminal (reset) of a reading operation control order circuit 30, the reading operation control order circuit 30 immediately makes inactive an equalizing signal EQL, a reference potential control signal REFE, and a differential amplifier control signal SAE and stops the reading operation.例文帳に追加

一方、上記書き込み動作指示信号ＷＥの異常入力が、読み出し動作制御順序回路３０の非同期リセット端子（ｒｅｓｅｔ）に入力されると、読み出し動作制御順序回路３０は、直ちに、イコライズ信号ＥＱＬ、参照電位制御信号ＲＥＦＥ、および、差動アンプ制御信号ＳＡＥを非活性状態とし、読み出し動作を停止する。 - 特許庁

The synchronous timing generating circuit 30 becomes non-active, when the read mode set by the mode set switch 14 is an asynchronous page read mode, and the logical level of the address signal and the control signal is set to 'Hi'.例文帳に追加

同期タイミング生成回路３０は、モード設定スイッチ１４により設定された読出モードが非同期ページ読出モードである場合に非アクティブとなり、アドレス信号及び制御信号の論理レベルを”Ｈｉ”とする。 - 特許庁

On the other hand, in the asynchronous communication, lens side control means controls a drive control circuit to start the driving of an aperture based on the signal received via the first lens side terminal, and the second lens side terminal performs the data communication without using the signal as the clock signal.例文帳に追加

一方、非同期通信時において、前記第１のレンズ側端子を介して受信した信号に基づいて駆動制御回路が絞りの駆動を開始するようにレンズ側制御手段が制御し、当該信号をクロック信号として用いずに前記第２のレンズ側端子でデータ通信する。 - 特許庁

A clock controller comprises an asynchronous serial communication I/F section 116, FFs 117, 118, 119, and an AND circuit 120 for inputting an output signal S11 (clock control signal) of the FF 119 and a clock signal S1 and calculating the AND of the respective signals to output a control clock signal S12.例文帳に追加

クロック制御装置は、非同期シリアル通信Ｉ／Ｆ部１１６、ＦＦ１１７、１１８、１１９と、ＦＦ１１９の出力信号Ｓ１１（クロック制御信号）とクロック信号Ｓ１とを入力して互いの論理積をとって制御クロック信号Ｓ１２を出力する論理積回路１２０とを有する。 - 特許庁

Whether a reference burst signal level is a demodulator required level or not is determined with a level window, an input stage asynchronous automatic gain control circuit 38 is controlled so that the reference burst signal level correlation falls within the level window, and is held at its gain.例文帳に追加

基準バースト信号レベルが復調器所要のレベルであるかレベルウインドウを持って判定し、レベルウインドウ内に基準バースト信号レベル相関が入るように入力段非同期式ＡＧＣ制御回路３８を制御し、そのゲインで保持する。 - 特許庁

The circuit is provided with a plurality of frequency bisectors of asynchronous types connected serially, a phase selector unit (11) inserted between two (10 and 12a) of these frequency bisectors and a control unit for supplying first control signals (S0, S1, S2, C1 and C2) to the selector unit as a function of a selected mode.例文帳に追加

本回路は、直列に接続された非同期タイプの複数の２分周器、それらの２分周器のうちの２つ（１０，１２ａ）の間に挿入された位相セレクタ・ユニット（１１）、および第１の制御信号（Ｓ０，Ｓ１，Ｓ２，Ｃ１，Ｃ２）を、選択されたモードの関数としてセレクタ・ユニットに供給するための制御ユニットを備える。 - 特許庁

In the booster circuit 100, both transistors perform synchronous rectification under the heavy load of a motor and the first transistor Q1 performs asynchronous rectification through PWM driving under the light load of the motor in order to control a current fed from a battery to the coil L, thus charging the capacitor C2 with a boosted voltage.例文帳に追加

昇圧回路１００はモータが高負荷時には、両トランジスタを同期整流し、モータが低負荷時には、第１トランジスタＱ１をＰＷＭ駆動にて非同期整流することにより、バッテリからコイルＬに供給される電流を制御して、コンデンサＣ２を昇圧電圧に充電する。 - 特許庁