「base-type」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

In the N-type region 202, an N-type drain region 213 and a P-type collector region 203 are formed separately from the base region.例文帳に追加

Ｎ型領域２０２内にベース領域とは離隔してＮ型のドレイン領域２１３及びＰ型のコレクタ領域２０３が形成されている。 - 特許庁

THIN-TYPE PLANTING BASE BODY, THIN-TYPE GREENING CONSTRUCTION METHOD FOR SOILLESS SURFACE, AND METHOD FOR CONSTRUCTING THIN-TYPE GREENING SYSTEM例文帳に追加

薄型植栽用基盤体と無土壌面の薄型緑化工法と薄型緑化システムを構築する方法。 - 特許庁

A p^+-type body contact region 6 and an n^+-type source region 7 are formed separately on a surface layer of the p-type base layer 5.例文帳に追加

ｐ型ベース層５の表面層には、ｐ^+型ボディコンタクト領域６とｎ^+型ソース領域７が互いに離れて設けられている。 - 特許庁

An n^+-type source region 18 and a p^+-type region 19 are formed on the p-type base layer 11.例文帳に追加

ｐ型ベース層１１上にはｎ^+型ソース領域１８とｐ^+型領域１９とが形成されている。 - 特許庁

The second conductive type current diffusion layer 17 is formed covering the second conductive type base layer 15 and the first conductive type current block layer 16.例文帳に追加

第２導電型の電流拡散層は、第２導電型の下地層および第１導電型の電流ブロック層を覆って形成される。 - 特許庁

The n-type base region 10 is formed of the n^--type first region 10a and the n-type second region 10b whose impurity concentration is higher than the first region 10a.例文帳に追加

Ｎ型ベース領域１０はＮ^-型の第１の領域１０ａとこれよりも不純物濃度の高いＮ型の第２の領域１０ｂとから成る。 - 特許庁

A high-concentration (n) type buffer layer 12, an (n) type intermediate layer 13, a low-concentration (n) type base layer 14, a (p) type well layer 15, and a high-concentration (n) type emitter layer 16, are sequentially formed on a (p) type semiconductor substrate 11.例文帳に追加

ｐ型半導体基板１１上に、高濃度ｎ型バッファ層１２、ｎ型中間層１３、低濃度ｎ型ベース層１４、ｐ型ウェル層１５、高濃度ｎ型エミッタ層１６を順次形成する。 - 特許庁

A method of examining the susceptibility of the examinee to hypertension by determining the type of base on the nth line of the base sequence of the X gene of the examinee and comparing the base with a standard in which when the base type is A the susceptibility is low, and when the type is G the susceptibility is high 例文帳に追加

被検者に由来するX遺伝子の塩基配列のn番目における塩基の種類を決定し、当該塩基の種類がAである場合にはかかり易く、Gである場合にはかかりにくいという基準と比較することにより、被検者の高血圧症へのかかり易さを試験する方法。 - 特許庁

In the base layer 3, a p^+ layer 12, whose p-type impurity concentration is higher than an average value of the p-type impurity concentration of the base layer 3 and is smaller in thickness than the base layer is formed adjacent to the boundary between the base layer 3 and p-type polysilicon layer 8.例文帳に追加

ベース層３において、ベース層３とｐ型ポリシリコン層８との界面近傍には、ｐ型不純物濃度がベース層３のｐ型不純物濃度の平均値より高く、厚さがベース層の厚さに比して極めて薄いｐ^+層１２が形成されている。 - 特許庁

In the corresponding deep N+ type region 14, a P+ type base region 26 for absorbing the surge is formed along the deep N+ type region 14 on the opposite side to a P+ type base region 17, and a ground electrode 27 is formed on the corresponding P+ base region.例文帳に追加

当該ディープＮ＋型領域１４においてＰ＋型ベース領域１７とは反対側にディープＮ＋型領域１４に沿ってサージ吸収用のＰ＋型ベース領域２６が形成され、当該Ｐ＋型ベース領域上にグランド電極２７が形成されている。 - 特許庁

An insulating film 7 and an N-type polycrystal silicon film 8 are laminated on not only an external base layer 10 adjacent to an internal base layer 5 (P-type SiGe layer) on an N-type epitaxial layer 3 but also the internal base layer 5 (P-type SiGe layer).例文帳に追加

Ｎ型エピタキシャル層３上の内部ベース層（Ｐ型ＳｉＧｅ層）５と接する外部ベース層１０、及び内部ベース層（Ｐ型ＳｉＧｅ層）５上には、絶縁膜７及びＮ型多結晶シリコン膜８が積層形成される。 - 特許庁

A first conductivity type base region 5 and an outer base region 6 are provided in the epitaxial layer 2 and a second conductivity type emitter region 7 is provided in the base region 5.例文帳に追加

エピタキシャル層２中に第１導電型のベース領域５および外部ベース領域６を設け、ベース領域５中に第２導電型のエミッタ領域７を設ける。 - 特許庁

On the upper surface of the p-type second base region 2b, a trench for gate electrode and a short-circuit trench for short-circuiting the first base region 2a, the second base region 2b, and the n-type source region 4 are provided successively.例文帳に追加

該ｐ型第２ベース領域２ｂの上面にはゲート電極用トレンチと、該第１ベース領域２ａと第２ベース領域２ｂおよびｎ型ソース領域４を短絡する短絡用トレンチが並設されている。 - 特許庁

To provide a steel-frame exposed type column base part structure which improves slip-type hysteresis in a column base part when horizontal force is applied to a column and realizes the column base part having high energy absorption performance.例文帳に追加

柱に水平力が作用したときの柱脚部におけるスリップ型の履歴を改善し、エネルギー吸収能力の高い柱脚部を実現することができる鉄骨造の露出形柱脚部構造を提供する。 - 特許庁

The volume type hologram layer 2 is peeled off from the base 1 and a tacky adhesive layer 8 is formed on the surface of the volume type hologram layer 2 from which the base 1 is peeled off, and further the tacky adhesive layer 8 is provided with a base 9.例文帳に追加

体積型ホログラム層２から基材１を剥離し、基材１が剥離された体積型ホログラム層２の面に粘着層８を形成し、さらに粘着層８に基材９を設ける。 - 特許庁

This packaging member is comprised of a base material film 3 for holding a disk-type recording medium and a base sheet 2 for holding and fixing the disk-type recording medium 1 between itself and the base material film 3.例文帳に追加

ディスク型記録媒体１を保持する基材フィルム３と、基材フィルム３との間でディスク型記録媒体１を挟持、固定する台紙２とで構成した。 - 特許庁

Furthermore, the base layer is composed of a first p-type base layer having a uniform acceptor concentration, and a second p-type base layer having a concentration gradient in the depth direction.例文帳に追加

さらに、ベース層を均一なアクセプタ濃度を有する第１のｐ型ベース層と、深さ方向に濃度傾斜を有する第２のｐ型ベース層から構成した。 - 特許庁

For application to the bulb type LED lamp, a substrate which is a longitudinal type along the direction of a center line of a base and disposed at a position offset from the center line of the base is used inside a body including the base.例文帳に追加

電球形ＬＥＤランプに適用するには、口金を含む本体の内側に、口金の中心線の方向に沿って縦形でかつ口金の中心線に対してオフセットした位置に配置する基板を用いる。 - 特許庁

METHOD FOR MANUFACTURING BASE PLATE WITH RECESSED PART FOR LENTICULAR LENS, BASE PLATE WITH RECESSED PART FOR LENTICULAR LENS, LENTICULAR LENS BASE PLATE, TRANSMISSION TYPE SCREEN AND REAR TYPE PROJECTOR例文帳に追加

レンチキュラレンズ用凹部付き基板の製造方法、レンチキュラレンズ用凹部付き基板、レンチキュラレンズ基板、透過型スクリーンおよびリア型プロジェクタ - 特許庁

A semiconductor device comprises: a first-conductive-type base layer; a second-conductive-type base layer provided on the first-conductive-type base layer; gate insulating films; first-conductive-type source layers selectively provided on a surface of the second-conductive-type base layer, adjacent to the gate insulating films; gate electrodes provided inside the gate insulating films in trenches; and main electrodes.例文帳に追加

実施形態によれば、半導体装置は、第１導電形ベース層と、第１導電形ベース層の上に設けられた第２導電形ベース層と、ゲート絶縁膜と、ゲート絶縁膜に隣接して第２導電形ベース層の表面に選択的に設けられた第１導電形ソース層と、トレンチ内におけるゲート絶縁膜の内側に設けられたゲート電極と、主電極とを備えた。 - 特許庁

When a N-type emitter region 15 is formed within a P-type base region 14, a ring-type LOCOS oxide film 16, that is opened in the region to which the N-type emitter region 15 is to be formed, is provided on the P-type base region 14 (Fig. 3(a)).例文帳に追加

Ｐ型ベース領域１４内にＮ型エミッタ領域１５を形成するに際し、Ｐ型ベース領域１４上にＮ型エミッタ領域１５の形成予定場所が開口した輪状のＬＯＣＯＳ酸化膜１６を設ける（図３（ａ））。 - 特許庁

A vertical semiconductor device 1 has an N-type epitaxial layer 12 and a P-type base layer 13 formed on an N^+type silicon substrate 11, and also has N^+type source layers 14 and P^+ type carrier extraction layers 15 formed on the base layer 13.例文帳に追加

縦形の半導体装置１において、Ｎ^＋型のシリコン基板１１上に、Ｎ型のエピタキシャル層１２及びＰ型のベース層１３を形成し、ベース層１３上にＮ^＋型のソース層１４及びＰ^＋型のキャリア抜き層１５を形成する。 - 特許庁

A light-emitting device 100 comprises: an n-type GaN semiconductor base 113; a plurality of n-type GaN rod-shaped semiconductors 121 formed spaced apart from one another on the n-type GaN semiconductor base 113 in an upright position; and a p-type GaN semiconductor layer 123 covering the n-type GaN rod-shaped semiconductors 121.例文帳に追加

この発光素子１００は、ｎ型ＧａＮ半導体基部１１３と、ｎ型ＧａＮ半導体基部１１３上に立設状態で互いに間隔を隔てて形成された複数のｎ型ＧａＮ棒状半導体１２１と、ｎ型ＧａＮ棒状半導体１２１を覆うｐ型ＧａＮ半導体層１２３とを備えた。 - 特許庁

A parasitic pnp transistor is arranged where p-type emitters 27 and 28 are formed in the n-type well 12 at a position near the ends of the p-type well 13, the n-type well 12 is set to be a base, and the p-type well 13 to be the collector and the base is connected to the Vdd terminal 3.例文帳に追加

ｐ型ウェル１３の端部に近い位置でｎ型ウェル１２内にｐ型エミッタ２７，２８が形成され、ｎ型ウェル１２をベース、ｐ型ウェル１３をコレクタとし、ベースがＶｄｄ端子３に接続された寄生ｐｎｐトランジスタが設けられる。 - 特許庁

An n+ type floating emitter layer 24, p- type first base layer 22, n- type baser layer 18, n+ type buffer layer 16, and p+ type anode layer 14 constitute the thyristor.例文帳に追加

ｎ^+型フローティングエミッタ層２４、ｐ^-型第１ベース層２２、ｎ^-型ベース層１８、ｎ^+型バッファ層１６、ｐ^+型アノード層１４によりサイリスタが構成されている。 - 特許庁

The PNP type transistor is a perpendicular type and comprises a p-type emitter region 70, an n-type base region 72, a p-type collector region 74, and a collector electrode leading region 76.例文帳に追加

ＰＮＰ型トランジスタは、垂直型であって、ｐ型エミッタ領域７０、ｎ型ベース領域７２、ｐ型コレクタ領域７４、及びコレクタ電極引き出し領域７６を備える。 - 特許庁

The element part of semiconductor device 1 comprises an n+ type semiconductor substrate 11; an n- type drift layer 12; a p- type base layer 13; and an n+ type source layer 14 or a p+ type contact layer 15 selectively formed in turn.例文帳に追加

実施形態によれば、半導体装置１の素子部は、ｎ＋型半導体基板１１、ｎ−型ドリフト層１２、ｐ−型ベース層１３、及び選択的形成のｎ＋型ソース層１４またはｐ＋型コンタクト層１５を順に有する。 - 特許庁

A gate electrode is positioned via a gate insulation film on the p-type base, held between the n-type source layer and the n-type drain layer, and a drain electrode is formed on the surface of the p-type anode layer and the n-type drain layer.例文帳に追加

ｎ型ソース層とｎ型ドレイン層の間に挟まれたｐ型ベース上にゲート絶縁膜を介してゲート電極が位置し、ｐ型アノード層とｎ型ドレイン層の表面にドレイン電極が形成される。 - 特許庁

An n-type well 6 and a p-type well 7 are formed in the silicon layer 4 of the SOI substrate 1 and pluralities of p^+-type diffusion regions 9 (anodes) and n^+-type diffusion regions 10 (base electrodes) are alternately arranged on the surface of the n-type well 6.例文帳に追加

ＳＯＩ基板１のシリコン層４にＮウエル６及びＰウエル７を形成し、Ｎウエル６の表面に、夫々複数個のＰ^＋拡散領域９（アノード）及びＮ^＋拡散領域１０（ベース電極）を交互に配列する。 - 特許庁

The mobile station 12 verifies the algorithm type information from the base station 1 and the base station 2 to select the base station which assigns the wireless resources to the mobile station 12 as a primary base station, when there is no large difference in reception power parameters of the pilot signals between the base station 1 and the base station 2.例文帳に追加

移動局１２は、パイロット信号の受信電力パラメータが、基地局１と基地局２とで大きな差がない場合には、基地局１と基地局２からのアルゴリズム種別情報を確認して、当該移動局１２に無線リソースを割り当ててくれる基地局をプライマリ基地局として選択する。 - 特許庁

A p-type base region 15, n+ type emitter regions 16, gate electrodes 18 and an emitter electrode 19 are formed on the upper surface of the n- type base region 14.例文帳に追加

そして、ｎ−型ベース領域１４の上面にはｐ型ベース領域１５、ｎ型エミッタ領域１６、ゲート電極１８及びエミッタ電極１９が設けられている。 - 特許庁

The main electrodes are provided on the surface of the second-conductive-type base layer and surfaces of the first-conductive-type source layers, and at a deeper position than the gate electrodes in the trenches and the second-conductive-type base layer.例文帳に追加

主電極は、第２導電形ベース層の表面上及び第１導電形ソース層の表面上に設けられると共に、トレンチ内におけるゲート電極及び第２導電形ベース層よりも深い位置に設けられた。 - 特許庁

This semiconductor device has a p-type avalanche region 9, formed between adjacent p-type base layers 2 which is deeper than the p-type base layers.例文帳に追加

本発明の半導体装置においては、隣り合うｐ型ベース層２の間にｐ型ベース層２よりも深くｐ型アバランシェ領域９が形成されている。 - 特許庁

On one surface of a high-resistance n-type base layer 1, an n-type collector layer 2 of high concentration is formed and on the other surface, a p-type base layer 3 is selectively formed.例文帳に追加

高抵抗のｎ型ベース層１の一方の面には高濃度のｎ型コレクタ層２が形成され、他方の面にはｐ型ベース層３が選択的に形成されている。 - 特許庁

A pnp bipolar transistor consists of a second semiconductor layer sharing constituted of a p-type base layer 13, the active layer 14, the n-type base layer 15 and the p-type emitter layer 16.例文帳に追加

ｐ型ベース層１３、活性層１４、ｎ型ベース層１５、及びｐ型エミッタ層１６からなる第２の半導体層群区分からｐｎｐ型のバイポーラトランジスタを構成する。 - 特許庁

An npn bipolar transistor consists of a first semiconductor layer group sharing constituted of the n-type emitter layer 12, the p-type base layer 13, the active layer 14, and the n-type base layer 15.例文帳に追加

ｎ型エミッタ層１２、ｐ型ベース層１３、活性層１４、及びｎ型ベース層１５からなる第１の半導体層群区分からｎｐｎ型のバイポーラトランジスタを構成する。 - 特許庁

This semiconductor device 1 includes: an n- type base region 14 formed on a semiconductor substrate 10; and an n+ type buffer region 13 formed on the undersurface of the n- type base region 14.例文帳に追加

半導体装置１は、半導体基板１０に設けられたｎ−型ベース領域１４と、ｎ−型ベース領域１４の下面に設けられたｎ＋型バッファ領域１３とを有する。 - 特許庁

In an open MIS semiconductor device, N+-type source regions 7, whose flat outer forms are octagonal, are selectively formed in a p-type base region 4 so that they are adjacent to the side edges of a P+-type base region 5.例文帳に追加

開示されているＭＩＳ型半導体装置は、Ｐ型ベース領域４にはＰ^^＋型ベース領域５の側縁部に隣接するように選択的に平面形状の外形が八角形のＮ^＋型ソース領域７が形成されている。 - 特許庁

To enhance the conductivity modulation effect of an insulated gate bipolar transistor by preventing holes injected from a P+ type collector layer into an N- type base layer from flowing out to a P type base layer.例文帳に追加

絶縁ゲートバイポーラトランジスタにおいて、Ｐ＋型コレクタ層からＮ−型ベース層に注入される正孔が、Ｐ型ベース層に流出するのを防止して伝導度変調効果を高めることが課題となる。 - 特許庁

A restriction trench 22 is formed in such a way that it passes the p-type base layer 12 so as to reach the n-type base layer 11 between the pair of n-type emitter layers 15.例文帳に追加

一対のｎ型エミッタ層１５の間で、ｐ型ベース層１２を貫きｎ型ベース層１１に達するように、絞りトレンチ２２が形成される。 - 特許庁

Between a P type base layer 5 consisting of silicon and an N- type base layer 3, a P type carrier blocking layer consisting of a composition of germanium having a band gap narrower than that of silicon, and silicon.例文帳に追加

シリコンからなるＰ型ベース層５とＮ−型ベース層３の間にシリコンよりバンドギャップの狭いゲルマニュームとシリコンの組成物からなるＰ型キャリア阻止層を形成する。 - 特許庁

An n-type single crystal semiconductor layer is formed on the intrinsic base area 9 within the opening 101, and a p-type outer base area 14 is formed on the outer peripheral part by introducing a p-type impurity from a BSG layer 13.例文帳に追加

開口１０１の内部で真性ベース領域９の上にｎ型の単結晶半導体層を形成し、その外周部にＢＳＧ層１３からｐ型不純物を導入してｐ型の外部ベース領域１４を形成する。 - 特許庁

A carrier flowing through an n type base area 15 from a p^+ type emitter 16 provided with the PNP transistor flows in the n type base area 15 in the vertical direction of the substrate.例文帳に追加

そして、ＰＮＰトランジスタに備えられたｐ^+型エミッタ領域１６からｎ型ベース領域１５を通じて流れるキャリアが、ｎ型ベース領域１５を基板垂直方向に流れるようにする。 - 特許庁

In other words, a PN-type parasitic diode is formed by a P-type base region 12 and the N-type region 21 at the lower part of the boundary part of the base contact region 14.例文帳に追加

言い換えれば、ベースコンタクト領域１４の境界部の下方において、Ｐ型のベース領域１２およびＮ型領域２１によりＰＮ型の寄生ダイオードが形成されている。 - 特許庁

A p-type base region 34 is formed on a surface layer of an n^- type drain layer 33, and an n-type source region 35 is formed on a surface layer of the base region 34.例文帳に追加

ｎ^−型ドレイン層３３の表面層にｐ型ベース領域３４が形成され、ベース領域３４の表面層にｎ型ソース領域３５が形成されている。 - 特許庁