「bit sequence」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

is computed by first generating the next 48-bit Xi in the sequence. 例文帳に追加

はじめに、次の48ビットの Xi が計算される。 - JM

A restriction unit 22 restricts arrangement of each bit value of a second bit sequence present in the bit sequence to be added when a first bit sequence and the second bit sequence are present in the bit sequence to be added in a prescribed positional relationship and a decodable condition is satisfied.例文帳に追加

制限部２２は、第１ビット列と、第２ビット列と、が予め定められた位置関係で付加対象ビット列中に存在し、且つ、復号可能条件が満足される場合に、付加対象ビット列中に存在する第２ビット列の各ビット値の配置を制限する。 - 特許庁

METHOD AND DEVICE FOR ENCODING BIT SEQUENCE例文帳に追加

ビットシーケンスを符号化するための方法及び装置 - 特許庁

An SOF detecting circuit 24 judges whether the bit sequence stored in the shift register 12 coincides with the bit sequence of SOF memorized by the register 23, or whether this bit sequence coincides with a bit sequence whose hamming distance is 1.例文帳に追加

ＳＯＦ検出回路２４は、シフトレジスタ１２に格納されたビット列と、レジスタ２３で記憶されるＳＯＦのビット列又は該ビット列とハミング距離が１のビット列の何れかと一致するかを判定する。 - 特許庁

METHOD AND APPARATUS FOR DECODING BIT SEQUENCE例文帳に追加

ビットシーケンスを復号するための方法および装置 - 特許庁

The output sequence of the control bit is generated by correcting the sequence of the control bit by the function of a different bit rate in a desired output bit stream.例文帳に追加

制御ビットのシーケンスを所望とされる出力ビットストリームの異なるビットレートの関数で修正し制御ビットの出力シーケンスを発生する。 - 特許庁

A preamble detecting circuit 14 judges whether the bit sequence stored in the shift register 12 coincides with the bit sequence of a preamble memorized by the register 13, or whether this bit sequence coincides with a bit sequence whose hamming distance is 1.例文帳に追加

プリアンブル検出回路１４は、シフトレジスタ１２に格納されたビット列と、レジスタ１３で記憶されるプリアンブルのビット列又は該ビット列とハミング距離が１のビット列の何れかと一致するかを判定する。 - 特許庁

consists of a sequence of 16-bit words. 例文帳に追加

では、文字は 16 ビット・ワード (16 ビット文字の列) で構成される。 - JM

First to n-th spread code sequences obtained by converting the first bit sequence to n-th bit sequence into spread codes corresponding to bit sequence per bit sequence is generated, and the generated spread code sequences are transmitted to other mobile devices.例文帳に追加

これら第１ビット系列〜第ｎビット系列を各ビット系列毎にそのビット系列に対応した拡散符号に変換して得られた第１〜第ｎ拡散符号系列を生成し、これを他の移動体群に送信する。 - 特許庁

Then, when the added parity bit sequence does not correspond to the form requested from the recording and reproducing system, the dummy bit value is changed and the parity bit sequence is replaced with a parity bit sequence corresponding to the changed dummy bit value.例文帳に追加

そして、付加されたパリティビット系列が記録再生系の要求に応じた形態に対応しない場合に、ダミービットの値を変更し、その変更されたダミービットの値に対応するパリティビット系列に置き換える。 - 特許庁

Element coders 5-1 and 5-2 generate a parity bit sequence to be added to the information bit sequence from the data after reference bit insertion.例文帳に追加

要素符号器５−１および５−２は、情報ビット系列に付加するパリティビット系列を参照ビット挿入後データから生成する。 - 特許庁

The send side encodes a 13-bit sequence number into a 5-bit sequence number with the 5-bit sequence number related to the future-oriented interval INT_F taken as an upper limit.例文帳に追加

送信側は、未来方向期間ＩＮＴ_Ｆに対応付けられた５ビットシーケンス番号までを上限として、１３ビットシーケンス番号を５ビットシーケンス番号に符号化する。 - 特許庁

encoding for it (a sequence of 32-bit words) has the same problems. The UTF-8 例文帳に追加

にも (32 ビット・ワードの列として) 同じ問題がある。 - JM

Then an information bit sequence is rearranged by using the code sequence conversion table.例文帳に追加

そして、この符号順序変換テーブルを用いて情報ビット系列を並べ替える。 - 特許庁

The particular bit pattern adopts a bit configuration having a minimum bit inversion interval being an integer multiple, 2 or over, of a minimum bit inversion interval of a code bit sequence.例文帳に追加

特定ビットパタンを、符号ビット系列の最小ビット反転間隔に対して、２以上の整数倍の最小ビット反転間隔を有したビット構成とする。 - 特許庁

Then the M sequence before the '0' insertion above is shifted to the right by one bit, a '0' is inserted to the end bit of the sequence and the resulting sequence is used as a 2nd spread code.例文帳に追加

次に、「０」を挿入する前のＭ系列を右に１ビットシフトし、系列の最後に「０」を挿入して、これを第２の拡散符号とする。 - 特許庁

To provide an optical asynchronous type device for processing optical series sequence of N bit in order to compare the optical series sequence of N bit with target sequence.例文帳に追加

Ｎビットの光直列シーケンスを目標とするシーケンスと比較するため、Ｎビットの光直列シーケンスを処理する光学的非同期式装置を提供する。 - 特許庁

An arrangement unit 20 arranges each bit value in a bit sequence to be added in an area corresponding to a bit position of the bit value in a document image.例文帳に追加

配置部２０は、付加対象ビット列の各ビット値を、文書画像中の、該ビット値のビット位置に対応する領域に配置する。 - 特許庁

The certain bit position in one window sequence of two of m pieces of the window sequences and a certain bit position in another window sequence are associated with the same bit position in this u bit sequence.例文帳に追加

そのｍ個のウィンドウ・シーケンスの中の２つうちの一方のウィンドウ・シーケンスにおける或るビット位置と他方のウィンドウ・シーケンスにおける或るビット位置とが、そのｕビット・シーケンスにおける同じビット位置に関係付けられる。 - 特許庁

The disclosed method comprises receiving a data bit sequence and a user identity sequence, performing a CRC (cyclic redundant check) operation on the data bit sequence to generate a CRC bit sequence, and masking the CRC bit sequence with the user identity sequence to generate a coded bit sequence according to a formula.例文帳に追加

方法は、データビットシーケンスとユーザー識別ビットシーケンスを受信する段階と、データビットシーケンスに対してＣＲＣ（巡回冗長検査）演算を実行し、ＣＲＣビットシーケンスを生成する段階と、方程式に基づいてユーザー識別ビットシーケンスでＣＲＣビットシーケンスをマスキングし、符号化ビットシーケンスを生成する段階とを含み、そのうち方程式は第一方程式と第二方程式を含む。 - 特許庁

A bit interleave step comprises a bit demultiplexing DMXS for extracting bit sequence Bsj, a sequence interleave SRIS for reordering a bit of each sequence Bsj, a sequence interleave SRIS for reordering a bit of each sequence Bsj, a sequence strage and segmentation SQSS for dividing interleaved each sequence Isqj into continuous segment Psgj, and a segment shift SGS for carrying out cyclic shifts of the segment Psgj.例文帳に追加

ビットインターリーブステップは、ビット系列Ｂｓｊを抽出するためのビットデマルチプレクシングＤＭＸＳと、各系列Ｂｓｊのビットを並べ替えるための系列インターリーブＳＲＩＳと、インターリーブされた各系列Ｉｓｑｊを連続したセグメントＰｓｇｊに分割するための系列格納およびセグメント化ＳＱＳＳと、セグメントＰｓｇｊを循環シフトするためのセグメントシフトＳＧＳとを含む。 - 特許庁

Each bit sequence is converted into modulated signals by a modulator.例文帳に追加

各ビット系列は変調器で変調信号に変換される。 - 特許庁

The decoder then applies a logical function to the bit estimate values, which produces the corresponding bit value for the bit sequence.例文帳に追加

それから、復号器は、論理機能をビット推定値に適用し、これによって、ビット・シーケンスの対応するビット値を生成する。 - 特許庁

OPTICAL DEVICE FOR PROCESSING INPUT SERIES SEQUENCE OF N BIT SUBJECTED TO PHASE MODULATION AND METHOD FOR OPTICALLY COMPARING OPTICAL SERIES SEQUENCE OF N BIT SUBJECTED TO PHASE MODULATION WITH SEQUENCE OF PRESCRIBED N BIT例文帳に追加

位相変調したＮビットの入力直列シ—ケンスを処理する光学装置及び位相変調したＮビットの光直列シ—ケンスを所定のＮビットのシ—ケンスと光学的に比較する方法 - 特許庁

The formula comprises a first equation and a second equation, and the second equation calculates a plurality of coded bits of the coded bit sequence according to most significant bits or least significant bits of the user identity sequence and the CRC bit sequence.例文帳に追加

該第二方程式はユーザー識別ビットシーケンスとＣＲＣビットシーケンスの最上位ビットまたは最下位ビットで、符号化ビットシーケンスの複数の符号化ビットを計算する。 - 特許庁

One puncturing position calculation circuit is operated in time division synchronously with the periodicity of arrangements of an information bit code sequence and a redundant bit coding sequence in a transmission code sequence resulting from multiplexing the information bit code sequence and the redundant bit coding sequence in the case of performing puncturing and individually calculates a puncturing position to apply puncturing processing to each of the information bit code sequence and the redundant bit coding sequence.例文帳に追加

パンクチャリングを行う際に、情報ビット符号系列と冗長ビット符号系列とが多重化された送信符号系列における、情報ビット符号系列及び冗長ビット符号系列の配置の周期性に同期させて、一つのパンクチャリング位置算出回路を時分割で動作させ、情報ビット符号系列と冗長ビット符号系列の各々について、個別にパンクチャリング位置を算出してパンクチャリング処理を行うこと。 - 特許庁

A bit sequence after decoded is parallel-serial converted by a parallel/serial converting portion 407 and a detected transmission bit sequence is output.例文帳に追加

復号後のビット系列は並直列変換部４０７で並列直列変換され、検出した送信ビット系列が出力される。 - 特許庁

Parallel/serial conversion is performed on the bit sequence after the error correction decoding by a parallel/serial conversion part 207, and a transmission bit sequence is output.例文帳に追加

誤り訂正復号後のビット系列は、並直列変換部２０７で並列直列変換され送信ビット系列が出力される。 - 特許庁

A bit string for a matrix element generating part 15 generates the sequence of '0' and '1' with a pseudorandom number and stores the sequence in a bit string storing part 14.例文帳に追加

行列要素用ビット列生成部１５では、疑似乱数により“０”と“１”のシーケンスを生成し、ビット列記憶部１４に記憶させる。 - 特許庁

To generate a pseudo-random bit sequence having improved statistical characteristics by guiding a feedback bit from each generated sequence of a P-sub-sequence, and modifying the P-sub-sequence by one or a plurality of modifier bits.例文帳に追加

隣接した複数のＰサブシーケンスを含む主擬似ランダムビットシーケンスによって光ビームを変調することにより、光ビームが伝搬する媒体の回転を決定するための方法および装置を提供する。 - 特許庁

A sequence number of a sequence element at which a node in the link destination is disposed is obtained by doubling a sequence number a branch node in a link source and adding the result and a bit value in a discrimination bit position of a retrieval key.例文帳に追加

リンク先のノードの配置された配列要素の配列番号は、リンク元のブランチノードの配列番号を２倍し、検索キーの弁別ビット位置のビット値と加算して求める。 - 特許庁

A bit sequence initializing command section 10 outputs a bit sequence initializing command for nullifying all bit sequences determined in the binary processing of the succeeding processing paths to the coefficient bit modeling section and a header generating means 6 in the case of Px<PO.例文帳に追加

ビット列初期化指令部１０は、Ｐx＜Ｐ0となっていれば以降の処理パスの２値化処理において決まるビット列を全てゼロとするビット列初期化指令を係数ビットモデリング手段７に出力する。 - 特許庁

A digital information carrier includes a bit matrix V, that arranges elements b_m (m=0 to n-1) of a reference bit sequence B in a prespecified sequence length n arranged so as to be a matrix form, and the bit matrix V is linked to bit data.例文帳に追加

本発明に係るデジタル情報坦体は、予め規定される配列長nの参照用ビット配列Ｂの配列要素ｂ_m（ｍ＝０〜ｎ−１）を行列状に配置してなるビット行列Ｖを含む。 - 特許庁

Reference bit inserting devices 5-4 and 5-5 insert a plurality of known reference bits into the information bit sequence so that the reference bits may be dispersed in the information bit sequence, thereby generating data after reference bit insertion.例文帳に追加

参照ビット挿入器５−４および５−５は、参照ビットが情報ビット系列中で分散するように、既知の複数の参照ビットを情報ビット系列に挿入して参照ビット挿入後データを生成する。 - 特許庁

The reorder bit map 315 has bits corresponding to a sequence number, and the bit corresponding to the sequence number of the segment completing the switching is set in "1".例文帳に追加

リオーダビットマップ３１５は、シーケンス番号に対応するビットを備え、スイッチングが完了したセグメントのシーケンス番号に対応するビットが「１」とされる。 - 特許庁

A read-out part 1025 reads the bit string in sequence according to the third index.例文帳に追加

読出部１０２５は、第３インデックスに従った順序でビット列を読み出す。 - 特許庁

When the bit sequence of the signal is matched with the correlation value sequence, the added correlation signal includes a maximum signal value.例文帳に追加

信号のビット・シーケンスが相関値シーケンスと一致する場合、加算された相関信号は信号最大値を含む。 - 特許庁

This invention is expanded so that any necessary number of the pilot Walsh sequence can be generated by substituting each bit in the 64 chips (all 0 P) that depend on the bit value and in the K-bit Walsh sequence that has the sequence (all 1 M).例文帳に追加

本発明は、パイロットウォルシュシーケンスのどんな必要な数も、そのビットの値に依存している64チップ全０Pおよび全１Mシーケンスを有するKビットウォルシュシーケンスにおける各ビットを代用することにより発生されるように拡張される。 - 特許庁

A 3-bit correlation operation section 73 groups the data sequence by each 3-bit to calculate the correlation between the grouped data.例文帳に追加

３ビット相関演算部７３は、そのデータ列を３ビット毎に区分し、区分したデータ間の相関を演算する。 - 特許庁

An inverse discrete Fourier transform (IDFT) part generates a spectrum, based on the signals of the information bit sequence.例文帳に追加

ＩＤＦＴ部は、情報ビット系列の信号からスペクトルを生成する。 - 特許庁

A waveform memory 66 stores a data sequence constituted of M-bit parallel data.例文帳に追加

波形メモリ６６は、Ｍビット並列データから構成されるデータ列を記憶する。 - 特許庁

RADIO COMMUNICATION SYSTEM WITH PERIODIC AND UNIQUE CELL BIT SEQUENCE IN LOCAL COMMUNICATION SIGNAL例文帳に追加

局通信信号内のユニークなセルビットシーケンスを周期化した無線通信システム - 特許庁

A bit sequence initializing command section 10 outputs a bit sequence initializing command for nullifying all bit sequences determined in the binary processing of the succeeding processing paths to the coefficient bit modeling section and a header generating means 6 in the case of Px<PO.例文帳に追加

ビット列初期化指令部１０は、Ｐx＜Ｐ0となっていれば以降の処理パスの２値化処理において決まるビット列を全てゼロとするビット列初期化指令を係数ビットモデリング部７及びヘッダ生成手段６に出力する。 - 特許庁

The problem is solved by a method for conversion processing using a conversion table (tone depth conversion table) for storing a bit sequence of the converted N-bit image as a value for an index which is a bit sequence of the image of 1-bit tone depth.例文帳に追加

１ビットの濃淡深度のイメージのビット列をインデックスとし、変換されたＮビットのイメージのビット列を前記インデックスに対する値を保持する変換テーブル（濃淡深度変換表）を用いて変換処理する方法によって解決した。 - 特許庁

When this parity bit sequence corresponds to the form according to the request of the recording and reproduction system, the digital information sequence after conversion processing excluding the dummy symbol and the parity bit sequence are associated for output.例文帳に追加

このパリティビット系列が記録再生系の要求に応じた形態に対応している場合、ダミーシンボルを除く変調処理後のデジタル情報系列とパリティビット系列とを対応させて出力する。 - 特許庁