「bit sequence」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

An input bit stream including a DCT coefficient and coded in variable length is received and the DCT coefficient variable length coded is decoded into a linear sequence of a DCT coefficient.例文帳に追加

可変長符号化されたＤＣＴ係数を含む入力ビットストリームを入力し、可変長符号化されたＤＣＴ係数をＤＣＴ係数の１次元列に復号化する。 - 特許庁

When the error detection circuit 105 detects an active error detection signal, the error detection circuit 105 activates the error detection signal for a bit length of a sequence error code from the detected position of the synchronizing word.例文帳に追加

エラー検出回路１０５は、エラー検出信号のアクティブを検出したら、同期ワード検出位置からシーケンスエラーコードのビット長の間エラー検出信号をアクティブ状態にする。 - 特許庁

If the size is not the predetermined value or less, a predetermined bit is replaced with the fixed value "0" of the image region signal by a replacing unit 703 according to a predetermined sequence and a rule, and encoding is again tried.例文帳に追加

一定値以下でなければ、置換部７０３により、像域信号のうちから、所定の順序及び規則に従って、一定のビットを固定値「０」に置換し、再度符号化を試みる。 - 特許庁

An error power (a difference power) calculating part 105 calculates an error power between a decoded signal and an input signal, a selecting part for an encoding block and a bit rate 106 selects encoding block length information and bit rate information corresponding to the frame encoding sequence in which a bit rate in encoding of a whole frame is equal to a defined value and the error power is minimized.例文帳に追加

誤差電力算出部１０５は、復号信号と入力信号との誤差電力を算出し、符号化ブロック及びビットレート選択部１０６は、フレーム全体の符号化時のビットレートが規定値であり、且つ、誤差電力が最小となるフレーム符号化系列に対応する符号化ブロック長情報とビットレートの情報とを選択する。 - 特許庁

A transition in an MPEG bit stream sequence including anchor pictures and bidirectionally predicted (B) pictures is encoded by (a) coding first and second anchor pictures and (b) coding a transition in the sequence by inserting B pictures into the bit stream to create the transition from the first anchor picture to the second anchor picture.例文帳に追加

アンカ・ピクチャと双方向予測（Ｂ）ピクチャとを含むＭＰＥＧビットストリーム・シーケンスにおけるトランジッションが、ａ）第一及び第二のアンカ・ピクチャを符号化し、ｂ）上記第一のアンカ・ピクチャから上記第二のアンカ・ピクチャへのトランジッションを作成するために、上記ビットストリーム内へＢピクチャを挿入することによって上記シーケンスのトランジッションを符号化する、ことによってエンコードされる。 - 特許庁

Alternatively, a ΔΣ converter converts the three-phase current detection signal into time-sequence data in 1-bit for each phase, and a combination of the time-sequence data is subjected to a three-phase/two-phase conversion or a rotating coordinate operation by an adder/subtracter to detects a signal in which the PWM ripple component is suppressed.例文帳に追加

または、３相電流検出信号をΔΣ変調器で各相１ビットの時系列データに変換し、これら時系列データの組み合わせにより、加減算器を用いて３相／２相変換や回転座標演算によってＰＷＭリプル成分を抑制した検出をする。 - 特許庁

A method for watermarking in the video image sequence includes the execution steps (11-16) for obtaining a watermarked motion vector, by inserting at least one watermark-in bit in at least one motion vector 51 obtained by the motion estimation between two images in the sequence concerned.例文帳に追加

ビデオ画像のシーケンスに透かしを入れる方法は、該シーケンスの内の二つの画像同士間で動きの推定することによって得られた少なくとも一つのモーションベクトル５１中に少なくとも一つの透かし入れビットを挿入して、透かしが入ったモーションベクトルを得るステップ（１１〜１６）を実施する。 - 特許庁

In this example, an original document width detection sensor receives five types of signals being A0, A1, A2, A3 and A4 as an A sequence and three types of signals being B1, B2 and B3 as a B sequence and encodes the signals to input them as a three-bit signal (A, B and C) 55 to a port of the CPU 50.例文帳に追加

そしてこの例では、原稿幅検知センサはＡ系列としてＡ０、Ａ１、Ａ２、Ａ３、Ａ４の５種類、Ｂ系列としてＢ１、Ｂ２、Ｂ３の３種類の信号を入力し、エンコードして３ビットの信号（Ａ，Ｂ，Ｃ）５５としてＣＰＵ５０のポートに入力する。 - 特許庁

The reference voltage is set by the control unit 10, so that the maximum interval can exist between the sample value of an input sequence and a reference sequence, based on the prescribed number of decision elements related with the distortion of a channel generated at present, and the possibility of any bit error is reduced to a minimum.例文帳に追加

この基準電圧は、現在生じているチャネルの歪みに関する所与の数の判定要素に基づき、入力シーケンスのサンプル値と基準シーケンスとの間に最大の間隔が存在するように、制御ユニット１０によって設定され、ビット誤差の可能性が最小限に抑えられる。 - 特許庁

A bit value of discrimination bit position of a retrieval key is retrieved for all the branch nodes as branch destination information, and the node reference number of the sequence element in which the link destination node is arranged is retrieved by doubling the node reference number of the link source branch node and adding with the branch destination information.例文帳に追加

検索キーの弁別ビット位置のビット値を分岐先情報として全てのブランチノードについて求めておき、リンク先のノードの配置された配列要素のノード参照番号は、リンク元のブランチノードのノード参照番号を２倍し、分岐先情報と加算して求める。 - 特許庁

A big-winning random number counter generates a random number for deciding big-winning drawing to confirm (refer) bit data about an obtained random number from a winning value table related to the group of these random numbers and consisting of the sequence of bit data made of "0", "1" and the random number obtained when winning.例文帳に追加

大当たり乱教カウンタは、大当たり抽選を決定する乱数を発生させ、これらの乱数群に関連づけられた、「０」，「１」からなるビットデータの並びから構成される当たり値テーブルと、入賞時で取得した乱数とから、その取得された乱数に関するビットデータを確認（参照）する。 - 特許庁

The 28-bit length M-sequence cyclic code generators 104-108 perform cyclic code generating operation based on the seed values generated by the generator 103, respectively, and output 12-bit uniform random numbers u_0 [11;0] to u_11 [11;0].例文帳に追加

２８ビット長Ｍ系列巡回符号生成器１０４〜１０８は、それぞれ、２８ビット長Ｍ系列巡回符号生成器１０３により生成されたシード値に基づいて巡回符号生成動作を行い、１２ビットの一様乱数ｕ_０［１１：０］〜ｕ_１１［１１：０］を出力する。 - 特許庁

The timing generation circuit includes a timing selection circuit for selecting a timing with a predetermined sequence from among timings in which each of bit line signals in the plurality of bit lines changes, and generates an activation timing for activating the plurality of sense amplifiers based on the selected timing.例文帳に追加

前記タイミング生成回路は、前記複数のビット線における各ビット線信号が変化するタイミングの中から予め定められた順番のタイミングを選択するタイミング選択回路を有し、選択されたタイミングに基づいて、前記複数のセンスアンプを活性化する活性化タイミングを生成する。 - 特許庁

Each of output bits which are successively bit-shifted in the shift direction in individual stages R0 to R13 of a 14-stage shift register 101 selects an M sequence, which is generated by a prescribed primitive polynomial corresponding to a scramble number based on position information of a disk, from a selection table in a feedback bit selector 102.例文帳に追加

１４段のシフトレジスタ１０１の各段Ｒ_0〜Ｒ_13で順次シフト方向にビットシフトされた各出力ビットは、フィードバックビットセレクタ１０２において、ディスクの位置情報に基づくスクランブル番号に対応する所定の原始多項式により生成されるＭ系列を選択テーブルから選び出す。 - 特許庁

A data output means 2 assigns a bit rate to data and provides an output according to transmission control information that is received from a data production means 1 and instructs data transmission sequence, a data transmission time and bit rate assignment, and a transmission means 3 multiplexes the data and transmits the multiplexed data.例文帳に追加

データ出力手段２は、データ編成手段１より送出された、データの送信順序や時刻およびビットレート割り当てを指示する送信制御情報にしたがって、データにビットレートを割り当てて出力し、送信手段３はこのデータを多重化して送信する。 - 特許庁

A state metric arithmetic means includes a serial arithmetic processing section which sequentially performs mathematical operation of the multi-bit digital signal and a control section which adjusts the number of operation cycles thereof in accordance with the bit width of the digital signal sequence, and inputs the branch metric value to calculate a state metric value.例文帳に追加

ステートメトリック演算手段は、多ビットのディジタル信号の算術演算を逐次的に行うシリアル演算処理部と、その演算サイクル数をディジタル信号系列のビット幅に応じて調整する制御部とを含み、ブランチメトリック値を入力してステートメトリック値を計算する。 - 特許庁

In a recorder corresponding to the copy protected record carrier 1, the information is processed according to incorporated predefined error correction and a format rule, non-error correct bit sequence can be generated.例文帳に追加

コピー保護された記録担体１に対応したレコーダーでは、組み込まれている既定のエラー訂正とフォーマットルールにしたがってこの情報を処理し、エラーのない正しいビットシークエンスを発生する事が出来る。 - 特許庁

In a random number circuit 59, when "1" is set to the bit 0 of the random number sequence change register 204, the order of the progression of the random number value within a prescribed numerical range updated at high speed is changed.例文帳に追加

乱数回路５９では、乱数列変更レジスタ２０４のビット０に「１」が設定されると、高速で更新している所定の数値範囲内における乱数値の数列の順序を変更する。 - 特許庁

The symbol decoding can be carried out together with the level decoding, and can be carried out in units of at least 2 symbols for the bit sequence of a received residual video by using an inherent symbol value.例文帳に追加

ここで、上記シンボルデコーディングは、レベルデコーディングとともに行われることができ、受信された残差映像のビット列に対して少なくとも２シンボル単位で固有シンボル値を用いて行われることができる。 - 特許庁

In order to generate this reset sequence, the low-order 18-bit is reset at the startup of recording and when a synchronizing signal of the analog video signal is changed, based on an output vertical synchronizing signal of the synchronizing separator circuit 14.例文帳に追加

このリセットのシーケンスを作るために、同期分離回路１４の出力垂直同期信号などに基づいて、記録開始時やアナログ映像信号の同期信号が変化した時などでリセットする。 - 特許庁

At the time of encoding and decoding a video signal, a progressive video bit stream including a reference frame and a non-reference frame each having an initial time reference corresponding to the initial frame sequence structure is accepted (201).例文帳に追加

ビデオ信号を符号化および復号する際に、それぞれが初期フレームシーケンス構造に応じた初期時間基準を有する基準フレームと非基準フレームを含むプログレッシブビデオビットストリームを受け取る（２０１）。 - 特許庁

In the random number circuit 59, by setting "1" to the bit 0 of the random number sequence change register 204, the order of the progression of the random number value of a big winning discriminating random number updated at high speed is changed.例文帳に追加

乱数回路５９では、乱数列変更レジスタ２０４のビット０に「１」が設定されることにより、高速で更新している大当り判定乱数の乱数値の数列の順序を変更する。 - 特許庁

The term, bit pattern representing a sequence of bits in a memory, a communications channel or some other device, is used to contrast with some higher level interpretation of the bits such as an integer or an image. 例文帳に追加

ビットパターンという用語は,メモリ,通信チャネル,または何かほかのデバイスにおけるビット順序を表すが,これは整数や画像など,さらに高いビット概念の使用と対照させて使われる． - コンピューター用語辞典

In the case of reproduction in a reverse direction, a read control circuit 4 references the stream structural table 7 in reverse sequence, allows a decoder 5 to read a require frame stream from the bit stream storage memory 3 and to decode it.例文帳に追加

逆方向再生時には、読み出し制御回路４はストリーム構造表７を逆順に参照し、必要なフレーム列をビット列記憶メモリ３から復号器５に読み出し復号に供する。 - 特許庁

A cell extracted from image data inputted from an image data inputting part 10, one bit data among watermark data inputted from a watermark data inputting part 11 and embedding sequence data read from an embedding sequence storing part 14 by a memory access circuit 13 are inputted to a watermark data embedding part 15.例文帳に追加

画像データ入力部１０から入力された画像データから抽出されたセル、透かしデータ入力部１１から入力された透かしデータ中の１ビットのデータ及びメモリアクセス回路１３が埋め込み順序記憶部１４から読み出した埋め込み順序データが透かしデータ埋め込み部１５へ入力される。 - 特許庁

The information processor comprises means for generating the binary data part by inserting a specified bit value for every specified bits such that the data sequence of a real time command is not included for the binary data being transmitted to the printer, and means for transmitting a data sequence including the generated binary data part to the printer.例文帳に追加

情報処理装置の挿入生成手段は、印刷装置に対して送信するバイナリデータに対して、リアルタイムコマンドのデータ列が含まれないように所定ビットごとに所定のビット値を挿入してバイナリデータ部を生成し、送信手段は、生成されたバイナリデータ部を含むデータ列を印刷装置に送信する。 - 特許庁

A light receptor unit 20 receives the light and produces a binary signal in accordance with the intensity of the light and, when the bit pattern sequence included in the binary signal is coping with either one of the two bit pattern sequences, the light receptor unit 20 generates a logical signal 1 or a logical signal 0 to effect the reproduction of the information included in the light.例文帳に追加

受光ユニット２０は、前記光を受光してその光の強度に応じた二値化信号を生成し、該二値化信号に含まれるビットパターン系列が、前記二つのビットパターン系列のいずれか一方に対応するときに、論理信号１または論理信号０を発生して、前記光に含まれる情報の再生を行う。 - 特許庁

When trying to send a new message out (S102: YES), a control unit of an in-vehicle communication device sets a predetermined value to a numeral that the high-order bit sequence of an arbitration field of the message and sends it out (S103).例文帳に追加

車載通信装置の制御部は、新たなメッセージの送出を試みる場合（Ｓ１０２：ＹＥＳ）、メッセージのアービトレーションフィールドの上位ビット列が表す数値に所定値を設定して（Ｓ１０３）送出する。 - 特許庁

The transmission reception stations 10a and 10b perform a sequence control according to the inverse process of the bit string in the relay station 20 to decode the received NC packet using the transmitted packets stored in the buffer for transmitted packet.例文帳に追加

送受信局１０ａ、１０ｂは送信済バッファに格納された送信パケットを用いて、受信したＮＣパケットを中継局２０におけるビット列の反転処理に応じた順序制御を行って復号する。 - 特許庁

Firstly, K printing (pattern printing with black toner) 51 is continuously transferred to a belt by fifteen with printing of a dot line corresponding to a progression "000100110101111" of an M sequence of 15-bit length as basic form.例文帳に追加

１５ビット長のＭ系列の数列「０００１００１１０１０１１１１」に対応するドットラインの印字を基本形として先ずＫ印字（黒トナーによるパターン印字）５１を１５個連続してベルトに転写する。 - 特許庁

Preferably, in order to display the size, the shape and the position of the region in the digital image, at least one value of the size parameter and at least one value of the shape evolution parameter are encoded, and a bit stream of a video sequence is generated.例文帳に追加

好ましくは、デジタル画像内の領域のサイズ、形状および位置を表示するために、少なくとも１つのサイズパラメータおよび形状進化パラメータの値が符号化され、ビデオ・シーケンスのビットストリームが生成される。 - 特許庁

To provide a storage-device-implemented method for estimating one or more channel parameters of a storage device including a read channel and a storage medium with a bit sequence stored on the storage medium, in one embodiment.例文帳に追加

一実施形態において、読み取りチャネル、およびビット・シーケンスが記憶された記憶媒体を含む記憶デバイスの１つまたは複数のチャネル・パラメータを推定するための、記憶デバイスにより実装される方法を提供すること。 - 特許庁

A bit signal is sent to an enable-line 12 by successive sequence, when a tag value corresponding to a second address B is written in CAM, data inputted to cache from the address A exists in a system 22 relating to a tag value of the address B.例文帳に追加

後続シーケンスでイネーブル線１２にヒット信号を送り、第２アドレスＢに対応するタグ値をＣＡＭに書込むと、アドレスＡからキャッシュに入れたデータは、アドレスＢのタグ値に関連するシステム２２に存在する。 - 特許庁

The word line sequence includes activating a first word line, developing a valid signal on a corresponding bit line, and then activating a second word line while the first word line is still active.例文帳に追加

ワード線シーケンスは、第１のワード線を活性化するステップと、対応するビット線上で有効な信号を生成するステップと、次いで、第１のワード線が依然活性である間に第２のワード線を活性化するステップとを含む。 - 特許庁

If sensor modules 1-5 for detecting impact force do not detect a collision, these modules 1-5 transmit digital data with short bit length in time sequence to a center air bag ECU6 through a serial bus L.例文帳に追加

衝撃力を検出するセンサモジュール１〜５が衝突を検出しない場合には、これらセンサモジュール１〜５はシリアルバスＬを通じてセンターエアバッグＥＣＵ６に少ないビット長で時間順次にデジタルデータを送信する。 - 特許庁

The milliwave transmitter 22 at the super woofer and the control unit 16 converts a voice signal of channels 1 to 5 into a bit sequence for radio transmission to the speakers 11 to 15, using delta sigma modulation.例文帳に追加

スーパーウーファおよび制御装置１６のミリ波送信機２２によって、チャネル１〜チャネル５の音声信号をデルタシグマ変調によってビット列に変換し、ミリ波帯信号としてスピーカ１１〜１５に無線伝送する。 - 特許庁

A transmission circuit 5 detects a rise of the driving voltage V, generates a synchronization signal P1, modulates a transmitted bit sequence by a modulation circuit (54) in synchronization with the synchronization signal P1, and transmits it through the power supply line 3.例文帳に追加

送信回路５は、駆動電圧Ｖの立上がり時を検出し、同期信号Ｐ１を生成し、同期信号Ｐ１に同期して、送信すべきビット列を変調回路（５４）で変調し電源線３を介して送信する。 - 特許庁

A variable bit rate encoding part 104 performs encoding for a combination of encoding blocks of one frame at each encoding block and performs decoding for a frame encoding sequence acquired by the encoding.例文帳に追加

可変ビットレート符号化部１０４は、１フレーム分の符号化ブロックの組み合わせについて、各符号化ブロック毎に、複数のビットレートで符号化するとともに、符号化により得られたフレーム符号化系列を復号する。 - 特許庁

The XOR code of this invention is obtained by combining received information bits in the combination sequence decided by a user, applying modulo 2 arithmetic operation to the combined result and coding the result of the arithmetic operation at a bit rate of r (0<r≤1).例文帳に追加

本発明によるＸＯＲコードは、入力される情報ビットを使用者により決定される組み合わせ順序によって組み合わせ、組み合わせられた結果をモジューロ−２演算してｒ（０<ｒ≦１）のビット率で変換する。 - 特許庁

A table selection unit 343 compares a difference (distance) dPOC calculated by a distance calculation unit 342 with a distance threshold dPOC_th supplied from a distance threshold acquisition unit 341, and selects a table (bit sequence allocation pattern) Sn according to the comparison result.例文帳に追加

テーブル選択部３４３は、距離算出部３４２が算出した差（距離）dPOCと、距離閾値取得部３４１から供給された距離閾値dPOC_thとを比較し、その比較結果に応じてテーブル（ビット系列の割り当てパターン）Snをを選択する。 - 特許庁

A control unit of the relay device receives the message sent out by the in-vehicle communication device (S108), subtracts the numeral that the high-order bit sequence of the arbitration field represents (S109), and sends the resulting message out to the other in-cabin communication line (S110).例文帳に追加

中継装置の制御部は車載通信装置から送出されたメッセージを受信し（Ｓ１０８）、アービトレーションフィールドの上位ビット列が表す数値を減じ（Ｓ１０９）、他の車内通信回線へ送出する（Ｓ１１０）。 - 特許庁

When start winning is generated, a processing means 56A for the time of the start winning stores start winning information in a preservation area 55A and sets "1" to the bit 0 of the random number sequence change register 204 of a random number circuit 59.例文帳に追加

始動入賞時処理手段５６Ａが、始動入賞の発生がすると、始動入賞情報を保存領域５５Ａに格納するとともに、乱数回路５９の乱数列変更レジスタ２０４のビット０に「１」を設定する。 - 特許庁

In one embodiment, the receiver has an optical-to-electrical signal converter coupled to a decoder adapted to process an electrical signal generated by the converter to generate a bit sequence corresponding to the optical signal.例文帳に追加

一実施形態では、受信機は復号器に結合された光‐電気信号変換器を有し、この復号器は、変換器で生成された電気信号を処理して光信号に対応するビット・シーケンスを生成するように構成されている。 - 特許庁

In this case, the multiplication processing section 13 sequentially executes the multiplication between symbol data by one symbol and the multiplier determined in response to the value of one bit included in the scramble pattern up to the number of symbols represented by the symbol data sequence.例文帳に追加

このとき、乗算処理部１３は、１シンボル分のシンボルデータと、スクランブルパターンに含まれる１ビットのビット値に対応して決定された乗算値との乗算を、シンボルデータ列が表すシンボル数に達するまで、順次に実行する。 - 特許庁

The pseudo-random number pattern generating circuit is formed in an integrated circuit, and generates binary sequence pattern data of 2^7-1 pseudo-random numbers having a plurality of output bit widths by using not an exclusive-OR gate but shift resistors 20 interconnected like a ring.例文帳に追加

集積回路に形成され、排他的論理和ゲートを使用せずに、リング状に接続されたシフトレジスタ20を用いることにより、複数の出力ビット幅を有する２^7 -1擬似乱数２進シーケンスパターンデータを発生させる。 - 特許庁