「buffer amplifiers」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Then, at the front and back of the respective two filters 5 and 6, buffer amplifiers provided with transistors Q1-Q4 are disposed.例文帳に追加

そして、２つのフィルタ５、６それぞれの前後には、トランジスタＱ１〜Ｑ４を含むバッファアンプを配設した。 - 特許庁

The gain controller 5 converts this index to a format suitable for the gain control of buffer amplifiers 3 and 4, and then controls the gains of the buffer amplifiers 3 and 4 so that the gain difference between the channels becomes the minimum.例文帳に追加

ゲイン制御部５は、インデックスを受け取ると、このインデックスをバッファアンプ３及び４のゲイン制御に適した形式に変換した後、各チャンネル間のゲイン差が最小となるようにバッファアンプ３及び４のゲインを制御する。 - 特許庁

The output buffer circuit has a pre-buffer consisting of two current amplifiers which amplify the same small signals and a main buffer consisting of two current mirror circuits which stabilize and amplify the signals from the current amplifiers.例文帳に追加

本発明に係る出力バッファ回路は、同一の微小信号を増幅する二つの電流増幅器からなるプリバッファと、それぞれの電流増幅器による増幅信号を安定化させながら増幅する二つのカレントミラー回路からなるメインバッファとを有している。 - 特許庁

Moreover, the evaluation test apparatus includes control means which controls to output the measurement result signals by successively driving the plurality of second buffer amplifiers while applying the test load signals from the plurality of first buffer amplifiers.例文帳に追加

さらに、前記複数の第１のバッファアンプから前記試験負荷信号を印加させながら、前記複数の第２のバッファアンプを順次駆動して前記測定結果信号を出力させるよう制御する制御手段を備えている。 - 特許庁

The detection means 3a and 3b are connected to the inputs of buffer amplifiers 4a and 4b via wiring patterns 7a and 7b, respectively.例文帳に追加

検出手段３ａ，３ｂは配線パターン７ａ，７ｂを介してバッファアンプ４ａ，４ｂの入力と接続される。 - 特許庁

The buffer amplifier 12 and the non-inverted amplifier 14 are constituted of operational amplifiers having the same circuit configuration, so that a temperature drift or the like generated in the buffer amplifier 12 is canceled in the non-inverted amplifier 14.例文帳に追加

バッファアンプ１２と、非反転アンプ１４を同じ回路構成のオペアンプで構成することで、バッファアンプ１２で発生した温度ドリフトなどを非反転アンプ１４において打ち消す。 - 特許庁

Slew rates of buffer amplifiers 29R, 29G, and 29B can be varied and controlled and switched by a slew-rate switching circuit 28.例文帳に追加

バッファアンプ２９Ｒ，２９Ｇ，２９Ｂのスルーレートが可変制御可能であり、そのスルーレートをスルーレート切換回路２８によって切り換える。 - 特許庁

The evaluation test apparatus further comprises a plurality of second buffer amplifiers each measuring load states of the plurality of external terminals, and outputting measured results as measurement result signals.例文帳に追加

また、前記複数の外付端子の負荷状態をそれぞれ測定して測定結果信号として出力する複数の第２のバッファアンプを備えている。 - 特許庁

The wideband amplifier for expanding the bandwidth includes first and second amplifiers for amplifying an input signal, a buffering element, and a first inductive buffer.例文帳に追加

帯域幅を拡張するための広帯域増幅装置は、入力信号を増幅するための第１及び第２増幅素子、バッファリング素子及び第１インダクティブバッファを含む。 - 特許庁

To provide an imaging apparatus obtaining a photographed image excellent in image quality free from fixed pattern noise by efficiently and accurately measuring and correcting a characteristic variation when characteristics of column amplifiers of a CMOS image sensor are varied and there are a plurality of output buffer amplifiers.例文帳に追加

ＣＭＯＳイメージセンサの列アンプの特性ばらつき、出力バッファアンプが複数ある場合にはその特性ばらつきを、効率よく且つ精度良く測定し、補正することにより、固定パターンノイズのない画質良好な撮像画像を得る撮像装置を提供する。 - 特許庁

Local buffer amplifiers 11-1 to 11-3 with AND gate are provided in each control signal generating circuit 4a, 5a, 6a, logical product operation of a transmitted internal clock signal and each activation signal is performed, buffer-amplification is performed, and the signal is outputted.例文帳に追加

アンドゲート付きローカルバッファアンプ１１−１乃至１１−３は、各制御信号発生回路４ａ，５ａ，６ａ内に設けられ、伝送された内部クロック信号と各活性信号との論理積演算を行いかつ緩衝増幅して出力する。 - 特許庁

An evaluation test apparatus comprises a plurality of first buffer amplifiers each applying a test load signal to each of a plurality of external terminals of a device (object to be tested) having the plurality of external terminals.例文帳に追加

評価試験装置は、複数の外付端子を有するデバイス（被試験体）の前記複数の外付端子それぞれに、試験負荷信号を印加する複数の第１のバッファアンプを備えている。 - 特許庁

A control signal is generated in a wobble detector circuit to control the gain of the variable gain amplifiers 3 and 4 by using a comparator 10, a low-pass filter, and a control buffer 17 based on each of the rectified signal of the reproduced optical disk signals 1 and 2 which are the output data of the variable gain amplifiers 3 and 4.例文帳に追加

ウォブル検出回路において、可変利得器３及び４の出力である光ディスク再生信号１及び２の整流信号に基づいて、それぞれ一つの比較器１０、低域通過フィルタ及び制御バッファ１７を用いて可変利得器３及び４の利得制御を行う制御信号を生成する。 - 特許庁

The apparatus also has a first and a second buffer amplifiers for respectively providing an amplified difference of the signals to first and second outputs so as to response respectively to the signals at the termination impedance.例文帳に追加

本発明は、さらに、前記終端インピーダンスにおける信号にそれぞれ応答して、これら信号の増幅差をそれらの第１と第２の出力点にそれぞれ提供するための第１と第２の緩衝増幅器を有している。 - 特許庁

In this case, a conductive buffer material A7 is interposed between the block A1, A2 and the plate A5, A6 so that a gap between shieldings is not generated due to the dimension errors among the divider 22, the synthesizer 24, and the unit amplifiers 23a, 23b.例文帳に追加

この際、ブロックＡ１，Ａ２とプレートＡ５，Ａ６との間に導電性緩衝材Ａ７を介在させて、分配器２２、合成器２４と単位増幅器２３ａ，２３ｂの間の寸法誤差によってシールドの隙間を生じさせないようにする。 - 特許庁

Signals read out to two sense amplifiers 16, 18 are converted into a control signal by an output switching circuit 20, and conduction states of four MOS transistor included in a data buffer 24 is decided by this control signal.例文帳に追加

２つのセンスアンプ１６、１８に読出された信号は出力切換回路２０によって制御信号に変換され、この制御信号によってデータ出力バッファ２４に含まれる４つのＭＯＳトランジスタの導通状態が定まる。 - 特許庁

The source circuit 100 includes a plurality of operational amplifiers OP1-OP25, a plurality of transmission gates TG1-TG25 each of which has one terminal connected to a corresponding source line, and buffer circuits BF1A-BF12A each outputting a switch control signal.例文帳に追加

ソース回路１００は、複数のオペアンプＯＰ１〜ＯＰ２５と、各トランスミッションゲートの一端が対応するソース線に接続される複数のトランスミッションゲートＴＧ１〜ＴＧ２５と、スイッチ制御信号を出力するバッファ回路ＢＦ１Ａ〜ＢＦ１２Ａを含む。 - 特許庁

Then, using the output of the adding circuit 5, which is the adding signal of two detection means 3a and 3b, as a drive signal source of a driven shield, the driven shield 10 is connected between an output stage of the adding circuit 5 and input stages of buffer amplifiers 4a and 4b.例文帳に追加

そして、ドリブンシールドの駆動信号源として、２つの検出手段３ａ，３ｂの加算信号である加算回路５の出力を用い、加算回路５の出力段とバッファアンプ４ａ，４ｂの入力段との間にドリブンシールド１０が接続される。 - 特許庁

Moreover, the voltages obtained from the divider circuit arranged inside of the same LSI as the driving circuits are supplied to the plural driving circuits in the same LSI through buffer amplifiers having a high input impedance and a low output impedance.例文帳に追加

また、基準電圧源によって生成される基準電圧のうち、駆動回路と同一のＬＳＩ内部に設けられた分圧回路によって得られる電圧は、入力インピーダンスが大きく出力インピーダンスが小さいバッファアンプを介して同一ＬＳＩ内の複数の駆動回路に供給される。 - 特許庁

A serial interface device includes a first signal terminal 104 shared as a data transmission terminal and a second control signal terminal, a second signal terminal 105 shared as a data reception terminal and a first control signal terminal, and four buffer amplifiers 107, 108, 110 and 111.例文帳に追加

シリアルインターフェース装置において、データ送信端子と第２の制御信号端子とを共用化してなる第１の信号端子１０４と、データ受信端子と第１の制御信号端子とを共用化してなる第２の信号端子１０５と、４個のバッファアンプ１０７，１０８，１１０，１１１とを含む。 - 特許庁

Also, the device comprises a control buffer 18 adjusting gain of the first and the second gain variable amplifiers based on a differential signal from an comparison-computing element 16 outputting a differential signal of output of the first and the second rectifiers, and offset of the differential signal is adjusted based on a detected result of the differential signal from the comparison-computing element 16.例文帳に追加

また、第１、第２の整流器の出力の差動信号を出力する比較演算器１６からの差動信号に基づき第１、第２のゲイン可変アンプのゲインを調整する制御バッファ１８を有し、比較演算器１６からの差動信号の検出結果に基づき当該差動信号のオフセットを調整する。 - 特許庁

Each complementary converters 12-1 to 12-N provided in each control signal generating circuit 4a, 5a, 6a, converts each signal outputted from the local buffer amplifiers 11-1 to 11-3 with AND gate to its complementary signal and outputs it to each control signal generator 13 in each control signal generating circuits 4a, 5a, 6a.例文帳に追加

各相補変換器１２−１乃至１２−Ｎは各制御信号発生回路４ａ，５ａ，６ａ内に設けられ、アンドゲート付きローカルバッファアンプ１１−１乃至１１−３から出力される各信号をその相補信号に変換して各制御信号発生回路４ａ，５ａ，６ａ内の各制御信号発生器１３に出力する。 - 特許庁

Then, the device is provided with input buffer amplifiers 8-1 to 8-4 for special mode generating an internal clock signal for a special mode being separated from a normal mode relating to read-out operation or write-in operation of data in the semiconductor memory and at least one filter out of noise filters 9-1 to 9-4.例文帳に追加

ここで、入力信号の変化に対して緩やかに変化する時間応答特性を有し、上記複数の外部クロック信号のうちの少なくとも１つの外部クロック信号に基づいて、上記半導体記憶装置におけるデータの読み出し動作又は書き込み動作に係わる通常モードとは別の特殊モードのための内部クロック信号を発生する特殊モード用入力バッファアンプ８−１乃至８−４及びノイズフィルタ９−１乃至９−４のうちの少なくとも１つを備える。 - 特許庁