「byte serial」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In receiving operation, the serial input/output circuit 6 transfers serial data for one byte through the serial input/output interface circuit 5 to a data control circuit 43.例文帳に追加

シリアル入出力回路６は受信動作において、１バイト分のシリアルデータをシリアル入出力インタフェース回路５を介してデータ制御回路４３に転送する。 - 特許庁

Then, this count data is divided into two pieces of divided data consisting of a high- order byte and a low-order byte, and two storage areas of 1-byte (8 bits) constitution are provided in a serial EEPROM (storage element).例文帳に追加

そして、このカウントデータを上位バイトと下位バイトとの２つの分割データに分割するとともに、シリアルＥＥＰＲＯＭ（記憶素子）に１バイト（８ビット）構成の記憶領域を２個設けている。 - 特許庁

The communication adapter transmits the received command data by one byte at a time to a ubiquitous ready device through a serial I/F while receiving the command data in message data by one byte at a time.例文帳に追加

通信アダプタはメッセージデータ中のコマンドデータを１バイトずつ受信しながら、受信した１バイトずつのコマンドデータをシリアルＩ／Ｆを介してユビキタスレディ機器へ送信する。 - 特許庁

A 1-byte serial conversion circuit 4 operates the CRC code in serial manner from the serial data converted by the circuit 3 by taking the operation results of the circuit 2 as an initial value.例文帳に追加

１バイトシリアル変換回路４は、４バイトパラレルＣＲＣ符号演算回路２の演算結果を初期値として、バイトシリアル変換回路３で変換されたシリアルデータからＣＲＣ符号をシリアルで演算する。 - 特許庁

A parallel/serial interface circuit 3 is provided with a transmission side interface function to serial data and an ECC check bit generation function, generates the ECC check bit of an address, data and a command every time 1 byte is transferred, adds the ECC check bit corresponding to each byte after the transfer of 1 byte and outputs it to a parallel/serial conversion circuit 4.例文帳に追加

パラレル・シリアルインタフェース回路３は、シリアルデータへの送信側インタフェース機能と、ＥＣＣチェックビット生成機能とを有し、１ｂｙｔｅ転送する毎にアドレス、データおよびコマンドのＥＣＣチェックビットを生成し、各々１ｂｙｔｅ転送後、各ｂｙｔｅに対応したＥＣＣチェックビットを付加してパラレル・シリアル変換回路４に出力する。 - 特許庁

When the computer writes a byte to the UART's transmit data register (TDR), the UART will start to transmit it on the serial line. 例文帳に追加

コンピュータが万能非同期受信送信機(UART)のトランスミットデータレジスタ(TDR)にバイトを書き込むと,UARTは,バイトをシリアル回線に載せて伝送を開始する． - コンピューター用語辞典

The receiver part is provided with a word alignment step or a byte alignment step (321), a deskew step (322), a rate compensation step or a rate matching step (323), an embedded protocol decoder step (324), a byte serial-parallel converter step (325), a byte rearrangement step (326), and a phase compensation step (327) at least.例文帳に追加

受信器部は、ワードアライメント段またはバイトアライメント段（３２１）と、デスキュー段（３２２）と、レート補償段またはレート整合段（３２３）と、埋め込みプロトコルデコーダ段（３２４）と、バイト直並列変換器段（３２５）と、バイト並び替え段（３２６）と、位相補償段（３２７）とを少なくとも含む。 - 特許庁

Logitech serial 3-button mice use a different extension of the Microsoft protocol: when the middle button is up, the above 3-byte packet is sent. 例文帳に追加

ロジテック シリアル 3つボタンマウスは、マイクロソフト プロトコルとは異なった拡張をしている。 :真中のボタンが押されてないと、上記 3バイトのパケットが送られる。 - JM

The transmitter part includes a phase compensation step (371), a byte parallel/serial converter step (372), and an embedded protocol encoder step (373) at least.例文帳に追加

上記送信器部は、位相補償段（３７１）と、バイト並直列変換器段（３７２）と、埋め込みプロトコルエンコーダ段（３７３とを少なくとも含む。 - 特許庁

A basic pattern setting unit 22 sets a basic pattern while considering a byte order scheme and an RD value of code conversion in the high-speed serial transfer device.例文帳に追加

基本パターン設定部２２は、高速シリアル転送デバイスにおけるバイト順序方式と符号変換のＲＤ値を考慮したうえで基本パターンを設定する。 - 特許庁

To simply realize a function for allowing data processing in one unit byte and adjusting width and depth of FIFO in a synchronous serial interface circuit.例文帳に追加

同期シリアルインタフェース回路において、１バイト単位でのデータ処理が可能でかつＦＩＦＯの幅と深さを調節する機能を簡素に実現する。 - 特許庁

Bidirectional serial communication is performed between the microcomputer for the game control and the microcomputer for the putout control, a command for which the first byte in transmission data of 2-byte constitution is inverted and turned to the second byte is transmitted and received, and whether or not the command is correctly received is judged by the computation of exclusive OR.例文帳に追加

遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間では、双方向でシリアル通信を行い、２バイト構成の送信用データにおける１バイト目を反転させて２バイト目としたコマンドを送受信し、排他的論理和の演算によりコマンドを正しく受信できたか否かの判定を行う。 - 特許庁

A serial parallel conversion circuit 1 applies byte interleave demultiplexing to a received STS-3c concatenation signal, serial parallel conversion circuits 2-4 apply bit interleave demultiplexing to the demultiplexed concatenation signals, and BIP-N arithmetic circuits 5-7 conduct an arithmetic operation of a BIP-N code.例文帳に追加

シリアルパラレル変換回路１は入力されたＳＴＳ−３ｃのコンカチネーション信号をバイトインタリーブ分離し、シリアルパラレル変換回路２〜４ではその信号をビットインタリーブ分離し、ＢＩＰ−Ｎ演算回路５〜７はＢＩＰ−Ｎ符号の演算を行う。 - 特許庁

To identify the boundary position of a fixed-length packet even though data without a byte boundary is transmitted when the device is connected to a simple serial line (bit a stream transmission line).例文帳に追加

単純なシリアル回線（ビット列伝送回線）と接続した場合にはバイト境界のないデータが伝送されるため、固定長パケットの境界位置を識別することができない。 - 特許庁

The data structure of the frames for multiplexing different media data and transmitting the multiplexed data includes a 1 byte serial number part comprising a cyclic value of 0 to 255, a sound data size part in 1 byte being the number of bytes of 0 to 255, and audio data and video data with a length stored in the size part in succession to a UDP header.例文帳に追加

異なるメディアデータを多重化して伝送するためのフレームのデータ構造において、ＵＤＰヘッダに続いて、０〜２５５の巡回値であって１byteのシリアル番号部と、０〜２５５のバイト数であって１byteの音声データサイズ部と、該サイズ部に格納された長さの音声データと、映像データとを含むことを特徴とする。 - 特許庁

In the method for transmitting a data coded in a special bit coding scheme that uses a PWM signal by using the serial transmission interface, a start-stop synchronization type byte coding corresponding to the PWM signal is used for a transmission.例文帳に追加

シリアル伝送インターフェースを使用してＰＷＭ信号を使用した特殊ビットコーディングによるデータ通信を送信する方法であって、ＰＷＭ信号に対応した調歩同期式バイトコーディングで送信する。 - 特許庁

Packetized data, which is (N×I)-byte data generated by gathering M pieces of (K+L)-bit data obtained by adding L-bit dummy data to the K-bit data, wherein L and M are variably set depending on K, is inserted in a data field of the received packet through the serial bus.例文帳に追加

シリアルバスを介して受信したパケットのデータフィールドには、Ｋビットのデータに対してＬビットのダミーデータを付加することで得られる（Ｋ＋Ｌ）ビットのデータが、Ｍ個ずつ集まった（Ｎ×Ｉ）バイトのデータであって、Ｋに応じてＬ及びＭが可変に設定されるパック化データが挿入される。 - 特許庁

A codec interface unit is configured to have a cable equalizer 6 for detecting a signal inputted from a serial data input unit 4, a cable equalizer 7 for detecting a signal inputted from a clock signal input unit 5, a synchronous bite detection means for detecting synchronous byte from data inputted from the serial data input unit 4, and a control unit 12 provided with determination means for determining the codec interface scheme.例文帳に追加

コーデックのインタフェース部を、シリアルデータ入力部４から入力される信号を検出するケーブルイコライザ６と、クロック信号入力部５から入力される信号を検出するケーブルイコライザ７と、シリアルデータ入力部４から入力されたデータ信号から同期バイトを検出する同期バイト検出手段およびコーデックインタフェース方式を判定する判定手段を備える制御部１２とを有して構成する。 - 特許庁

Thus it enables to restore the bytes constitution sent serially with transmitting clock accurately from the clock information at the receiving-side by transmitting serially two kinds of bit-sequence having the same period and the different duty ratio selectively by adjusting to the byte position of a serial data s38 transmitted serially through a shift register 33.例文帳に追加

このように同一周期でデューティ比の異なる２種類のビット列を、シフトレジスタ３３を介してシリアル転送されるシリアルデータｓ３８のバイト位置に合わせて選択的にクロック情報としてシリアル伝送することにより、受信側ではそのクロック情報から送信クロックとシリアル送信されるデータのバイト構成を正しく復元することが可能となる。 - 特許庁

In a data processor 1, a transmission data detecting part 10 detects the position where transmission object data in parallel data exists when STM-64 serial data is converted into parallel data by 16 byte and inputted to the transmission data detecting part 10 and a transmission data extracting part 20 converts transmission data based on the detected position and, then, moves processing data forward in each parallel data block.例文帳に追加

データ処理装置１は、ＳＴＭ−６４のシリアルデータが１６バイト毎のパラレルデータに変換されて透過データ検出部１０に入力されると、透過データ検出部１０が、パラレルデータ中の透過処理の対象となる透過データが存在する位置を検出し、透過データ抜き取り部２０が、検出された位置に基づいて透過データを変換した後に各パラレルデータブロック内で処理データの前詰めを行う。 - 特許庁