「comparison frequency」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A frequency comparison portion 26 compares the maximum amplitude of the frequency and the threshold of frequency components.例文帳に追加

周波数比較部２６は、当該最大振幅周波数と周波数閾値とを比較する。 - 特許庁

A frequency comparison part 36 compares the frequency of the rotational frequency signal Df of a rotational detection part 33 with a reference frequency to output a frequency comparison signal Ea.例文帳に追加

周波数比較部３６は、回転検出部３３の回転周波数信号Ｄｆの周波数と基準周波数を比較し、周波数比較信号Ｅａを出力する。 - 特許庁

The clock data recovery circuit includes a loop for the frequency comparison and a loop for the phase comparison, and the loops are switched between the frequency locking and the phase comparison.例文帳に追加

周波数比較用のループと位相比較用のループが存在し、周波数引き込み時と位相比較時で切り替えを行う。 - 特許庁

The phase comparison part 15 is the phase frequency comparator.例文帳に追加

位相比較部１５は位相周波数比較器である。 - 特許庁

As the comparator 5 performs both phase comparison and frequency comparison at a time, the lock-up time of a frequency synthesizer device can be shortened.例文帳に追加

位相比較器で位相比較と周波数比較を同時に行うので、ロックアップタイムを短縮ことができる。 - 特許庁

The selected comparison frequency is inputted to a phase comparator 1 as a comparison frequency fr and is compared with a reference frequency fp.例文帳に追加

選択された比較周波数は、比較周波数ｆｒとして位相比較器１に入力され、基準周波数ｆｐと比較される。 - 特許庁

A divider section 51 frequency-divides the frequency of a pixel clock into a prescribed frequency, and a phase comparator section 52 compares the phase of an output of the divide section 51 with a phase of a comparison frequency signal.例文帳に追加

ピクセルクロックがデバイド部５１で一定の周波数に分周され、位相比較部５２で位相比較される。 - 特許庁

A frequency divider 5 frequency-divides the output clock from the VCO 4 to generate a comparison clock.例文帳に追加

分周器５は、ＶＣＯ４の出力クロックを分周して比較クロックを生成する。 - 特許庁

PHASE COMPARISON CIRCUIT, AND PLL FREQUENCY SYNTHESIZER USING SAME例文帳に追加

位相比較回路およびそれを用いたＰＬＬ周波数シンセサイザ - 特許庁

A frequency comparison unit 107 outputs a frequency difference of the frequency of the GPS clock signal and its ideal value.例文帳に追加

周波数比較部１０７は、ＧＰＳクロック信号の周波数の理想値との周波数差を出力する。 - 特許庁

A frequency comparison part 107 outputs a frequency difference of the GPS clock signal with respect to a frequency ideal value.例文帳に追加

周波数比較部１０７は、ＧＰＳクロック信号の周波数の理想値との周波数差を出力する。 - 特許庁

A frequency comparison part 107 outputs a frequency difference with an ideal value of the frequency of the GPS clock signal.例文帳に追加

周波数比較部１０７は、ＧＰＳクロック信号の周波数の理想値との周波数差を出力する。 - 特許庁

A frequency comparison part 107 outputs a frequency difference with an ideal value of the frequency of the GPS clock signal.例文帳に追加

周波数比較部１０７は、このＧＰＳクロック信号の周波数の理想値との周波数差を出力する。 - 特許庁

Namely, comparison with the frequency of the other frequency spectrum is performed with reference to the frequency of the specified frequency spectrum with small amplitude value, and the speed is calculated from the frequency spectrum smaller in frequency obtained by this comparison.例文帳に追加

すなわち、特定した振幅値が小さい周波数スペクトルの周波数を基準として他の周波数スペクトルの周波数との比較を行い、この比較により得られた周波数が小さい方の周波数スペクトルから速度を算出する。 - 特許庁

A filer 7 gives restriction of a frequency band to a phase comparison signal.例文帳に追加

フィルタ７は、位相比較信号に周波数帯域の制限をする。 - 特許庁

A variable frequency divider circuit 2 sends out a divided frequency signal by dividing master signal, frequency according to the control frequency and comparison results.例文帳に追加

可変分周回路２では、制御頻度量及び比較判定結果に基づいてマスタ信号を分周して分周信号を出力する。 - 特許庁

A frequency divider 17 frequency-divides the output signal S15, which gives a comparison signal S17 to the phase frequency comparator 12.例文帳に追加

出力信号Ｓ１５は分周器１７で分周され、比較信号Ｓ１７が位相周波数比較器１２に入力される。 - 特許庁

A frequency/voltage converting part 2 supplies frequency voltage Vn corresponding to the resonance frequency to a comparison computing part 4.例文帳に追加

周波数−電圧変換部２は、共振周波数に対応した周波数電圧Ｖｎを比較演算部４へ供給する。 - 特許庁

A comparison frequency divider 4 can obtain a frequency division value of (MN+A+Bx) including a pseudo random number Bx.例文帳に追加

比較分周器４では、擬似乱数値Ｂｘを含む（ＭＮ＋Ａ＋Ｂｘ）の分周値が得られる。 - 特許庁

Number of frequency division of the comparison input frequency division circuit is switched according to such a number of frequency division control signal as the oscillation frequency signal has a frequency of a predetermined ratio to the first reference frequency clock.例文帳に追加

この比較入力分周回路の分周数を、発振周波数信号が第１基準周波数クロックと一定比率の周波数になるような分周数制御信号にしたがって切り替える。 - 特許庁

The frequency division ratio of the variable frequency divider 16 is increased or decreased by one frequency division with respect to a normal frequency division ratio once a phase comparison cycle, depending on a result of phase comparison in the phase comparator 10.例文帳に追加

可変分周器１６の分周比は、位相比較器１０での位相比較結果に応じて、位相比較周期ごとに１回、通常の分周比に対して１分周増加または１分周減少される。 - 特許庁

A feedback frequency divider 10 divides a frequency of the selected clock signal CLKS by a frequency division ratio N, and generates a comparison clock signal CLKC.例文帳に追加

帰還分周回路１０は、選択クロック信号ＣＬＫＳを分周比Ｎで分周して比較クロック信号ＣＬＫＣを生成する。 - 特許庁

The frequency divider circuit comprises a counting circuit and a comparison circuit.例文帳に追加

本発明の分周回路は計数回路と比較回路によって構成される。 - 特許庁

To provide a frequency variable antenna which is less influenced in its frequency switching by capacitance value variations of an element used for the frequency switching and is reduced in inductor loss due to the element, in comparison with a case that, for example, a varicap diode is used as the element for frequency switching.例文帳に追加

バリキャップダイオードのような容量値のばらつきの影響が少なく、かつ、インダクタによる損失も低減できる周波数可変アンテナを実現する。 - 特許庁

Herein, a frequency-abnormality priority circuit 20 cancels an abnormality-detection output of the comparison 18, when the frequency abnormality is detected in the comparison circuit 12.例文帳に追加

ここで、周波数異常優先回路２０は、比較回路１２で周波数の異常が検出されているときは比較回路１８の異常検出出力を無効にする。 - 特許庁

When such a partition wall is provided, a resonance frequency falls off, and a peak value of frequency to be absorbed falls off, in comparison with architectures different from this (architectures of comparison examples 1 to 3).例文帳に追加

かかる隔壁を設けた場合、これと異なる構成（比較例１〜３の構成）に比べ、共振周波数が低下し、吸音する周波数のピーク値が低下する。 - 特許庁

To provide a frequency/phase comparator capable of performing a normal operation in a frequency comparison mode and a phase comparison mode in accordance with both of a full rate and a half rate.例文帳に追加

フルレートとハーフレートの両方に対応して、周波数比較モードおよび位相比較モードで正常動作を行うことのできる周波数／位相比較器を得る - 特許庁

For example, the target communication frequency is varied to a comparison communication frequency (Fcomp) (S18, S19) when it is judged (S16) that comparison interference electric power (Icomp) is larger than target interference electric power (Itarget).例文帳に追加

例えば、比較干渉電力（Icomp）が対象干渉電力（Itarget）よりもおおきいと判断される（Ｓ１６）場合の比較通信周波数（Fcomp）に変更する（Ｓ１８，Ｓ１９）。 - 特許庁

COMPARISON METHOD AND SYSTEM FOR TIME OR FREQUENCY USING OPTICAL FIBER TRANSMISSION SYSTEM例文帳に追加

光ファイバ伝送システムを用いた時刻或いは周波数の比較方法及びシステム - 特許庁

To deter an output signal from varying in frequency or shifting in phase by making phase comparison cycles shorter than a reference frequency.例文帳に追加

位相比較周期を基準周波数よりも短くして出力信号の周波数や位相の変動を抑制する。 - 特許庁

In the case where the selected frequency band is a frequency band in an end portion within the first frequency band, the variable filter is then controlled to narrow down a passband in comparison with the case where the selected frequency band is any frequency band other than the frequency band in the end portion.例文帳に追加

そして，可変フィルタは，選択周波数帯が第１周波数帯域内の端部の周波数帯の場合に，端部の周波数帯以外の周波数帯の場合に比較して，通過帯域が狭く制御される。 - 特許庁

A PLL frequency synthesizer circuit 16 comprises a reference frequency divider 2, a comparison frequency divider 3, a phase comparator 4, delay circuits 5A, 5B, and a charge pump circuit 17.例文帳に追加

ＰＬＬ周波数シンセサイザ回路１６は、基準分周器２、比較分周器３、位相比較器４、遅延回路５Ａ，５Ｂ、チャージポンプ回路１７で構成される。 - 特許庁

To provide a PLL frequency synthesizer capable of realizing high-speed lock-up while maintaining high frequency comparison accuracy and an automatic selection method for its oscillation frequency.例文帳に追加

高い周波数比較精度を保ちながら高速ロックアップを実現できるＰＬＬ周波数シンセサイザと、その発振周波数自動選択方法を提供する。 - 特許庁

The first radiation element can produce a third resonance frequency f3 at a lower frequency band than that of the first resonance frequency f1 in comparison with the absence of the slit 8.例文帳に追加

スリットなしに比べて、低域側の第１共振周波数ｆ１よりも更に低域側に第３共振周波数ｆ３を発生することができる。 - 特許庁

HIGH FREQUENCY CLOCK TYPE COMPARATOR, COMPARISON METHOD, AND PROGRAMMABLE POLYPHASE CLOCK GENERATOR例文帳に追加

高周波クロック式比較器及び比較方法、並びにプログラム可能な多相クロック発生器 - 特許庁

The control circuit 16 controls the control voltage Vcont based on a result of comparison between a comparing frequency f(COMP) based on the oscillation frequency f(REF) of the reference oscillator 15 and a check frequency f(CHK) based on the oscillation frequency f(VCO).例文帳に追加

制御回路１６は、基準発振器１５の発振周波数f（REF）に基づく比較周波数ｆ（COMP）とf（VCO）に基づく検査周波数ｆ（CHK）との比較結果によりＶcontを制御する。 - 特許庁

A high frequency component energy amount comparison part 19 calculates a correction coefficient of the object macro block on the basis of the frequency component energy amount of the object macro block and the frequency component energy amount of the comparison macro block.例文帳に追加

高周波成分エネルギー量比較部１９は、対象マクロブロックの周波数成分エネルギー量、及び比較マクロブロックの周波数成分エネルギー量に基づいて対象マクロブロックの補正係数を算出する。 - 特許庁

A first reference frequency clock is divided by a reference input frequency division circuit to produce a reference input to a phase comparator, and the oscillation frequency signal (other reference frequency clock) from a controlled oscillator is divided by a number of frequency division switching type comparison input frequency division circuit to produce the comparison input to the phase comparator.例文帳に追加

第１基準周波数クロックを基準入力分周回路で分周して位相比較器の基準入力とし、制御発振器の発振周波数信号（他の基準周波数クロック）を分周数切り替え型の比較入力分周回路で分周して位相比較器の比較入力とする。 - 特許庁

IIR (digital filter) 7 outputs a frequency error signal which filters output of the phase comparison circuit 5 by a necessary frequency.例文帳に追加

ＩＩＲフィルタ７は、位相比較回路５出力を所要の周波数でフィルタリングした周波数誤差信号を出力する。 - 特許庁

A phase comparison part 12 holds a phase difference between a dividing clock CLK_a outputted by the frequency divider 10 and a dividing clock CLK_b outputted by the frequency divider 11 as a phase comparison result.例文帳に追加

位相比較部１２は分周器１０が出力する分周クロックＣＬＫ＿ａと分周器１１が出力する分周クロックＣＬＫ＿ｂの位相差を位相比較結果として保持する。 - 特許庁

The iteration frequency control circuit 140 controls the iterative decoding frequency on the basis of the error correction result of the block code decoding circuit 150 and the comparison result of the correction count/threshold comparison circuit 230.例文帳に追加

反復数制御回路１４０は、ブロック符号復号回路１５０の誤り訂正結果及び訂正数閾値比較回路２３０の比較結果に基づき、反復復号回数を制御する。 - 特許庁

To provide a comparison monitoring system and a comparison monitoring method which compare and monitor certain correlation among correlated data rows even when the appearance order and the transmission frequency of the data changes.例文帳に追加

相関性があるデータ列間で、データの出現順番や送信回数が変化する場合でも、一定の相関性を比較監視する。 - 特許庁

A CQI report period control part 105 determines the CQI report period based on comparison results in the Doppler frequency comparison part 104.例文帳に追加

ＣＱＩ報告周期制御部１０５は、ドップラ周波数比較部１０４における比較結果に基づいてＣＱＩ報告周期を決定する。 - 特許庁

The circuit includes the analog filter 50, an oscillator 61 as a replica circuit, and a frequency comparison logic 62, and the frequency comparison logic 62 simultaneously adjusts both the oscillator 61 and the analog filter 50 so that an oscillation frequency of the oscillator 61 becomes a reference frequency.例文帳に追加

アナログフィルタ５０と、レプリカ回路としての発振器６１と、周波数比較ロジック６２を備え、周波数比較ロジック６２で、その発振器６１の発振周波数が基準周波数となるように、発振器６１とアナログフィルタ５０との双方を同時に調整する。 - 特許庁

The control part 72 controls a frequency of a driving pulse S72a based on the comparison result S78.例文帳に追加

制御部７２は、比較結果Ｓ７８に基づいて、駆動パルスＳ７２ａの周波数を制御する。 - 特許庁