「etch stop」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a reactive ion etching device capable of facilitating etching in microfabrication on a width of 0.3 μm or smaller without causing etch stop by using magnetic neutral loop discharge.例文帳に追加

本発明の課題は、0.3μｍ幅以下の微細加工においてエッチストップを発生させることなくエッチングできる磁気中性線放電を利用した反応性イオンエッチング装置を提供することにある。 - 特許庁

The invention relates to the manufacturing method of a semiconductor integrated circuit, in particular, the use method of alternate etch stop in dual damascene mutual connection improving the adhesion between the low dielectric constant organic substances.例文帳に追加

本発明は半導体集積回路の製造方法、特に低誘電率有機物質間の密着性を改良するデュアルダマシン相互接続における交互のエッチストップの使用方法に関する。 - 特許庁

The etch stop substance is a silicon containing substance, and then converted into the low dielectric constant substance (k=3, 5-5), which becomes silicon oxide rich in silicon after ultraviolet irradiation, silylation and oxygen plasma.例文帳に追加

このエッチストップ物質はシリコン含有物質であり、そして低誘電率物質（ｋ＝３．５〜５）に変換され、この物質は紫外線照射及びシリル化、酸素プラズマの後にシリコンに富む酸化シリコンになる。 - 特許庁

To provide a plasma treatment method capable of realizing an etching high in aspect ratio and high in precision, wherein the masking film is very thin and the base film (etch-stop film) has a high selection ratio.例文帳に追加

マスク膜厚の薄い高アスペクト比のエッチングにおいて、下地膜（エッチングストッパ膜）の高選択比で高精度な高アスペクト比のエッチングを実現可能な処理条件とするプラズマ処理方法及び装置を提供する。 - 特許庁

The materials of the sacrifice and target layers are selected so that the etching between two times of exposure and that of the target layer have alternate selectivity for each etching step to provide a suitable etch stop layer.例文帳に追加

適したエッチ・ストップ層を設けるために、犠牲マスク層と標的層の材料は、各エッチング・ステップについて、２回の露光の間のエッチング及び標的層のエッチングが交互の選択性を有するように選択される。 - 特許庁

An n-type buffer layer, an n-type first clad layer, an active layer, a p-type first second clad layer, a p-type etch stop layer, a p-type second second clad layer, and a p-type contact layer are laminated on an n-type semiconductor substrate.例文帳に追加

ｎ型半導体基板上にｎ型バッファ層，ｎ型第１クラッド層，活性層，ｐ型の第１の第２クラッド層，ｐ型エッチストップ層，ｐ型の第２の第２クラッド層，ｐ型コンタクト層が積層されている。 - 特許庁

An n-type buffer layer, an n-type first clad layer, an active layer, a p-type first second-clad layer, a p-type etch stop layer, a p-type second second-clad layer, and a p-type contact layer, are laminated on an n-type semiconductor substrate.例文帳に追加

ｎ型半導体基板上にｎ型バッファ層，ｎ型第１クラッド層，活性層，ｐ型の第１の第２クラッド層，ｐ型エッチストップ層，ｐ型の第２の第２クラッド層，ｐ型コンタクト層が積層されている。 - 特許庁

Then, with an interface 812 between the first portion 808 and a second portion 810 as an etch stop plane, the second portion 810 is removed and the first portion 808 remains as a piezoelectric thin film as shown in Fig.3.例文帳に追加

すると、第１の部分８０８と第２の部分８１０との界面８１２がエッチストップ面となり、図３に示すように、第２の部分８１０が除去され第１の部分８０８が圧電体薄膜として残存する。 - 特許庁

Furthermore, the surface layer part of the joint silicon single crystal thin film 5, stuck on the first substrate 7, is etched back upto an etch-stop layer 6' that is formed based on the ion implantation layer 6, through this peeling operation.例文帳に追加

そして、この剥離により第一基板７上に貼り合わされた結合シリコン単結晶薄膜５表層部を、エッチストップ用イオン注入層６に基づいて形成されたエッチストップ層６’までエッチバックする。 - 特許庁

There are disposed an etch stop layer 16 containing GaAs, a first guide layer 18 containing AlGaAs, a monitor layer 20 containing GaAs, a second guide layer 22 containing AlGaAs and a guide layer 8 with a contact layer 24 containing GaAs on an optical waveguide part 6.例文帳に追加

光導波部６上には、ＧａＡｓを含むエッチストップ層１６、ＡｌＧａＡｓを含む第１ガイド層１８、ＧａＡｓを含むモニタ層２０、ＡｌＧａＡｓを含む第２ガイド層２２、及びＧａＡｓを含むコンタクト層２４を有するガイド層８が設けられる。 - 特許庁

In the contacting of a word line with an upper-layer metal wiring, a polysilicon region 100-2 including the contact (for example, 12_2) is formed under the polysilicon for forming the word line (for example, 10_2) to adopt the poly-silicon region 100-2 as an etch-stop layer used, when the contact 12_2 is formed.例文帳に追加

ワード線と上層の金属配線とのコンタクト部においては、ワード線（たとえば１０＿２）を形成するポリシリコンの下部に、コンタクト部（たとえば１２＿２）を包含するポリシリコン領域１００＿２が、コンタクトを形成する際のエッチングストップ層として形成される。 - 特許庁

To provide a manufacturing method of a semiconductor device avoiding the problem of causing etch stop owing to reduced aperture diameters and the problem of increased contact resistance owing to reduced contact areas caused by the tapered bottom part in the case of forming a through hole by dry-etching a thick insulating film.例文帳に追加

厚い絶縁膜をドライエッチングしてスルーホールなどを形成する場合、開口径が小さくなるとエッチング停止が生じる問題や底部ほど先細りして接触面積が小さくなり接触抵抗が増大する問題を回避する半導体装置の製造方法を提供する。 - 特許庁

To ensure through passage of a contact regardless of the disturbance such as aged changes, etc., by seeing that etch stop does not occur, suppressing the fluctuation of the contact form such as a taper angle, etc., and further, preventing excessive overetching, in a semiconductor manufacturing device which performs the dry etching for forming a minute contact hole.例文帳に追加

微細なコンタクトホールを形成するためのドライエッチングを行う半導体製造装置において、“エッチストップ”が生じないようにし、また、テーパー角などコンタクト形状の変動を抑制し、さらに、過度のオーバーエッチングを防ぎ、経時変化等の外乱に関わらずコンタクトの抜け性を確保する。 - 特許庁

Also, in a doped silicon oxide or doped silicon nitride or any other doped structure, the presence of a dopant can be used for measuring a signal (marking) associated with the dopant as an etch stop, or in other cases, for achieving control during etching.例文帳に追加

また、ドープ型酸化シリコンまたはドープ型窒化シリコンまたはその他のドープ型構造では、ドーパントが存在することを利用して、このドーパントに関連する信号（目印）をエッチング・ストップとして測定することができ、またはその他の場合にはエッチング中の制御を実現することができる。 - 特許庁

An n-type buffer layer 102, n-type first clad layer 103, MQW active layer 104, p-type second clad layer 105, p-type etch stop layer 106 of energy band gap smaller than that of this second clad layer 105, p-type third clad layer 107 comprising the ridge part, and p-type protection layer 108 are provided on a GaAs substrate 101.例文帳に追加

ＧａＡｓ基板１０１上に、ｎ型バッファ層１０２、ｎ型第１クラッド層１０３、ＭＱＷ活性層１０４、ｐ型第２クラッド層１０５、この第２クラッド層１０５よりもエネルギーバンドギャップの小さいｐ型エッチング停止層１０６、リッジ部を構成するｐ型第３クラッド層１０７、ｐ型保護層１０８を備える。 - 特許庁

A vertical light emitting diode (VLED) die 10A includes a p-type confinement layer 12A, an active layer 14A on the p-type confinement layer configured to emit light, and an n-type confinement structure 16A having at least one etch stop layer 22A configured to protect the active layer.例文帳に追加

垂直型発光ダイオード（ＶＬＥＤ）ダイ１０Ａは、ｐ型閉じ込め層１２Ａと、光を放射するように構成されたｐ型閉じ込め層上の活性層１４Ａと、活性層を保護するように構成された少なくとも１つのエッチング停止層２２Ａを有するｎ型閉じ込め構造１６Ａとを含む。 - 特許庁

One or more of the passivation layers 18, 20 can be removed using interfaces between the layers as the etch stop so that a distance between a gate terminal 38 and the semiconductor device layer 14 can be tightly controlled, where the distance can be made very small to improve device performance and reduce the gate current leakage.例文帳に追加

層の間の境界面をエッチストップとして使用することにより１つ又はより多くの不動態化層１８、２０を除去し、ゲート端子３８と半導体デバイス層１４間の距離を正確に制御することができるようにし、この距離はデバイスの性能を向上させ且つゲート電流の漏れを減少させるよう極めて短くすることができる。 - 特許庁

The method includes: forming patterns on a substrate; forming first photoresist film patterns in regions where the patterns are opened; diffusing the first photoresist film patterns to upper corners of the patterns to form second photoresist film patterns; and etching the patterns using the second photoresist film patterns as an etch-stop layer.例文帳に追加

基板の上部にパターンを形成する段階と、前記パターンがオープンされた領域に第１の感光膜パターンを形成する段階と、前記第１の感光膜パターンを前記パターンの縁部の上部に拡散させて第２の感光膜パターンを形成する段階及び前記第２の感光膜パターンをエッチング防止層として用いて前記パターンをエッチングする段階とを含むことを特徴とする。 - 特許庁

A method for fabricating the vertical light emitting diode (VLED) die includes the steps of: providing a carrier substrate 24A; forming on the carrier substrate an n-type confinement structure having at least one etch stop layer; forming an active layer on the n-type confinement structure; forming a p-type confinement layer on the active layer; and removing the carrier substrate.例文帳に追加

垂直型発光ダイオード（ＶＬＥＤ）ダイを製造する方法は、キャリア基板２４Ａを提供するステップと、少なくとも１つのエッチング停止層を有するｎ型閉じ込め構造をキャリア基板に形成するステップと、ｎ型閉じ込め構造に活性層を形成するステップと、活性層にｐ型閉じ込め層を形成するステップと、キャリア基板を除去するステップとを含む。 - 特許庁

To provide a method of forming a pattern of a semiconductor device in which a smaller photomask pattern stage can be achieved by performing an etching stage for photomask patterns using photosensitive film patterns as an etch-stop layer after forming the photosensitive film patterns between the photomask patterns by using a self-alignment system using negative photoresist and then performing a heat treatment stage for expanding the photoresist film patterns.例文帳に追加

本発明は、ネガ型フォトレジスト(Negative Type Photo Resist)を用いた自己整列方式を利用してフォトマスクパターンの間に感光膜パターンを形成し、感光膜パターンを拡大するための熱処理工程を行った後、感光膜パターンをエッチング防止膜として用いてフォトマスクパターンに対してエッチング工程を行うことにより、さらに微細なフォトマスクパターン工程が可能な半導体素子のパターン形成方法を提供するものである。 - 特許庁