「flag byte」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The probability fluctuation flag is the work area of one byte in a RAM(random access memory) and is set to a set state in a high probability state.例文帳に追加

確率変動フラグは、ＲＡＭにおける１バイトのワークエリアであり、高確率状態ではセット状態になっている。 - 特許庁

Then, the value of the flag group corresponding to the transmitted leading one byte in the third table is inverted, and a result of a logical product of the flag group in the third table after the inversion processing and the flag group in the second table is stored in the second table.例文帳に追加

そして、第3のテーブル中の上記送信した先頭1バイトに対応するフラグ群の値を反転し、この反転処理後の第3のテーブルのフラグ群と第2のテーブルのフラグ群との論理積の結果を第2のテーブルに保存する。 - 特許庁

Also, when a read command is issued from an external device, the control circuit repeats the operation of reading out a flag group of one byte specified by an address from the second table to a transmission FIFO and a third table for a byte length held in a transmission FIFO length management table, and then transmits the leading one byte of the flag group stored in the transmission FIFO to the external device by a line part.例文帳に追加

また制御回路は、外部の装置からリードコマンドが出されると、アドレスで指定された1バイトのフラグ群を第2のテーブルから送信用FIFOおよび第3のテーブルに読み出す動作を、送信用FIFO長管理テーブルに保持されたバイト長だけ繰り返した後、送信用FIFOに格納されたフラグ群の先頭1バイトを回線部により外部の装置へ送信する。 - 特許庁

To reduce an instruction size by executing a flag control instruction that is an instruction of some sort based on a flag group in a short instruction length of byte, in an instruction size reduction device.例文帳に追加

命令サイズ削減装置に関して、フラグ群に基づいた何らかの命令であるフラグ制御命令を短いバイトの命令長で実行することにより命令サイズを削減できるようにする。 - 特許庁

The rotary drum type game machine acquires 1 byte flag data and 1 byte offset data as an internal winning symbol combination from a numerical value range to which a random number drawn from the detection of a starting operation belongs, and the acquired flag data is made to be stored in an address calculated from a reference address and the acquired offset data in a memory.例文帳に追加

回胴式遊技機は、開始操作の検出に基づいて抽出する乱数値が属する数値の範囲に基づいて、１バイトのフラグデータ及び１バイトのオフセットデータを内部当籤役として取得し、当該取得したフラグデータを、メモリにおける、基準アドレスと当該取得したオフセットデータとに基づいて算出されるアドレスに格納するようにした。 - 特許庁

When the writing of both the byte type and block type data is ended, the management information controlling means 2 erases the flag from the first disk device 4 and the second disk device 5.例文帳に追加

管理情報制御手段２はバイト型及びブロック型データの書き込みが共に終了した時、フラグを第１ディスク装置４及び第２ディスク装置５双方から削除する。 - 特許庁

When neither of the high-order byte and low-order byte of the winning flag storage register is 0 (S902, S903), since it means that a display result to be the winning for both of a bonus and a small role is derived to a variable display device, control to RAM abnormality error processing is performed.例文帳に追加

入賞フラグ格納レジスタの上位バイトと下位バイトの両方ともが０になっていないときには、可変表示装置にボーナスと小役の両方に入賞となる表示結果が導出されてしまっていることになるので、ＲＡＭ異常エラー処理に制御する。 - 特許庁

When a byte type or block type data writing request is generated, a management information controlling means 2 writes a flag in a first disk device 4 and a second disk device 5 by a writing means 1.例文帳に追加

バイト型又はブロック型データ書き込み要求が発生した場合、管理情報制御手段２は書き込み手段１によりフラグを第１ディスク装置４及び第２ディスク装置５双方に書き込む。 - 特許庁

A TS synthesis section 17 of the internal reception unit 12 completely synchronizes received transport streams by referring to a synchronous byte, a PID(Packet Identifier) and a CC value, and selects and outputs a TS packet whose error indicator flag is not set to '1'.例文帳に追加

内部受信ユニット１２のＴＳ合成部１７では、入力された複数のＴＳを、同期バイト，ＰＩＤ，ＣＣ値を参照して完全に同期させ、エラーインジケータフラグが１となっていないＴＳパケットを選択して出力する。 - 特許庁

The external code decoding section 6 decodes the data read by the R/W control section 4 by the interleave system in units of slots and executes missing error correction by regarding the byte data to which the flag '1' in a bad reception state corresponds as missing data.例文帳に追加

外符号復号部６は、Ｒ／Ｗ制御部４がデインタリーブ方式で読み出したデータをスロット単位で復号するが、悪い受信状態のフラグ“１”が対応しているバイトデータを消失データとみなして消失誤り訂正を実行する。 - 特許庁

When any data to be transmitted are generated relating to any one of the slave station channels CH1 to CH8, the key station 100 is designed to set packet data to corresponding bit in the 1 byte data to be transmitted to the communication channel 500 continuously and sequentially by 1 bit from a start flag.例文帳に追加

子局回線ＣＨ１〜ＣＨ８のいずれかに対して送信すべきデータが発生すると親局１００は、通信路５００に連続的に送出する１バイトデータの対応するビットにパケットデータを開始フラグから１ビットずつ順に設定する。 - 特許庁

When a new header information appropriate to a frame format is created and exchanged for a receiving packet and mismatching section occurs at a boundary between the new header information to be exchanged and the packet data, the invalid data are embedded and a valid/invalid flag is set to every byte-unit data.例文帳に追加

受信パケットに対し、フレームフォーマットに応じた新たなヘッダ情報を生成し付け替えるが、この替えられる新たなヘッダ情報とパケットデータとの境界に不整合部分が生じたとき、無効データを埋め込む一方、バイト単位データごとに有効・無効フラグを設定する。 - 特許庁

When writing received data from the reception section 1 decoded through a digital demodulation section 2 and an internal code decoding section 3 to an HDD 5 in units of byte data (in units of rearrangement of interleaving), a R/W control section 4 writes the received data to the HDD 5 in cross-reference with the output flag of the microcomputer circuit 10.例文帳に追加

Ｒ／Ｗ制御部４は、受信部１からディジタル復調部２と内符号復号部３を経て復号された受信データをバイトデータ単位（インタリーブの並び替え単位）でＨＤＤ５へ書き込む際に、マイコン回路１０の出力フラグを対応付けて書き込む。 - 特許庁

An external CPU 35 judges that a command header in a buffer circuit 21 reaches the number of bytes set to a byte width designation register 33 when a flag 41 is active, and reads the command header from the buffer circuit 21 through an open gate circuit (any one of circuits 23-29) by one accessing.例文帳に追加

外部ＣＰＵ３５は、フラグ４１がアクティブであるとき、バッファ回路２１内のコマンドヘッダがバイト幅指定レジスタ３３に設定されたバイト数に達したと判断し、開いているゲート回路（２３〜２９のいずれか）を通じてバッファ回路２１からコマンドヘッダの読込みを１回のアクセスで行う。 - 特許庁

In this state, after byte unit data including invalid data in the write signal are stored in a plurality of storing means 211 to 214 for a plurality of bytes, a high speed switching means 22 is controlled based on the valid/invalid flag of the byte-unit data to remove the invalid data by selecting output paths of a plurality of storing means and sort to output a plurality of valid data in a given order.例文帳に追加

この状態において書き込み信号のも__とに無効データを含むバイト単位データを複数のバイト分について複数の記憶手段２１_1〜２１_4に記憶した後、バイト単位データの有効・無効フラグに基づいて高速スイッチング手段２２を制御し、複数の記憶手段の出力経路を選択しながら無効データを除去する一方、所定の順番に複数バイトの有効データを整列し出力するネットワーク中継装置である。 - 特許庁