「frequency multiplication」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

VARIABLE MULTIPLICATION RATIO PLL FREQUENCY MULTIPLYING CIRCUIT例文帳に追加

可変逓倍比ＰＬＬ周波数逓倍回路 - 特許庁

A prescribed multiplication frequency generating part 12 outputs a multiplication signal D1 having a prescribed multiplication of frequency with respect to the moving frequency.例文帳に追加

所逓倍周波数生成部１２は、移動周波数に対して所逓倍の周波数をもつ逓倍信号Ｄ１を出力する。 - 特許庁

FREQUENCY MULTIPLICATION CIRCUIT AND TRANSMITTING/RECEIVING CIRCUIT例文帳に追加

周波数逓倍回路および送受信回路 - 特許庁

PULSE PROCESSING CIRCUIT AND FREQUENCY MULTIPLICATION CIRCUIT例文帳に追加

パルス処理回路および周波数逓倍回路 - 特許庁

FREQUENCY MULTIPLICATION CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

周波数逓倍回路および半導体集積回路 - 特許庁

FREQUENCY MULTIPLICATION OR DIVISION METHOD AND DEVICE THEREFOR例文帳に追加

周波数乗算または分割方法および装置 - 特許庁

To obtain the variable multiplication ratio PLL frequency multiplying circuit which can select a frequency multiplication ratio of a PLL, actualizes a multiplication ratio higher than that of a conventional PLL circuit, and solve the problem of the conventional PLL circuit where the maximum operating frequency of a feedback counter is restricted as the multiplication ratio is made high.例文帳に追加

ＰＬＬ回路の周波数逓倍比を選択可能とし、高い逓倍比を実現し、高逓倍比化に伴って帰還カウンタの最大動作周波数制約されるという問題を解決する。 - 特許庁

FREQUENCY MULTIPLICATION CIRCUIT AND PLL CIRCUIT EMPLOYING THE SAME例文帳に追加

周波数逓倍回路およびこれを用いたＰＬＬ回路 - 特許庁

FREQUENCY MULTIPLIER CIRCUIT PROVIDED WITH DETECTION CONTROL SECTION TO IMPROVE FREQUENCY MULTIPLICATION例文帳に追加

周波数の逓倍性能を向上させるための検出制御部を具備する周波数逓倍回路 - 特許庁

FREQUENCY MULTIPLIER AND MULTIPLICATION METHOD FOR ADJUSTING DUTY CYCLE OF CLOCK例文帳に追加

クロックのデューティサイクルを調整できる周波数逓倍器及び逓倍方法 - 特許庁

A time-frequency component multiplying unit 13 provides a multiplication value Gf to the X2 (f, t).例文帳に追加

時間周波数成分乗算部13は、X2(f,t)に乗算値Gfを付与する。 - 特許庁

An N frequency multiplier/N frequency divider circuit 62 performs prescribed multiplication or division of the frequency of the supplied reference signal.例文帳に追加

Ｎ逓倍／Ｎ分周回路６２では、供給された基準信号に対して所定の逓倍または分周が施される。 - 特許庁

RESONANT CIRCUIT, HIGH FREQUENCY MULTIPLICATION CIRCUIT EMPLOYING IT, AND HYBRID COUPLER例文帳に追加

共振回路およびそれを用いた高周波逓倍回路ならびにハイブリッドカプラ - 特許庁

METHOD AND CIRCUIT FOR FREQUENCY MULTIPLICATION, AND ELECTRONIC DEVICE USING THE SAME例文帳に追加

周波数逓倍方法、周波数逓倍回路、およびそれを用いた電子装置 - 特許庁

As frequency conversion means, a multiplication circuit increasing the frequency of a modulation signal can be used.例文帳に追加

周波数変換手段としては、変調信号の周波数を増大させる逓倍回路が使用できる。 - 特許庁

FREQUENCY MULTIPLIER, DATA OUTPUT BUFFER OF SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, AND MULTIPLICATION METHOD OF CLOCK FREQUENCY例文帳に追加

周波数逓倍器、半導体装置の出力バッファ、半導体装置、およびクロック周波数の逓倍方法 - 特許庁

To provide a frequency multiplication circuit with a simple configuration that can enhance a higher order (particularly the third or the higher harmonic) frequency conversion efficiency and to provide a high frequency communication device employing the frequency multiplication circuit.例文帳に追加

簡単な構成で特に３次以上の高次の周波数変換効率を向上できる周波数逓倍回路を提供すると共に、その周波数逓倍回路を用いた高周波通信装置を提供する。 - 特許庁

A multiplication counter 105 generates a multiplication clock of an integral multiple of a frequency till the next pulse based on the pulse interval of this time.例文帳に追加

逓倍カウンタ１０５は、今回のパルス間隔を基にして次のパルスまでに整数倍の周波数の逓倍クロックを生成する。 - 特許庁

A multiplication counter 105 generates a multiplication clock of an integral multiple of a frequency till the next pulse based on the pulse interval of this time.例文帳に追加

逓倍カウンタ１０５は今回のパルス間隔を基にして次のパルスまでに整数倍の周波数の逓倍クロックを生成する。 - 特許庁

If the frequency dividing ratio identifier 1 identifies frequency dividing ratio data as decimal, the multiplication clock is delayed by the delay tap equipment 2 to generate a delay clock, and the cycle counting latch frequency divider 3 divides the frequency of the multiplication clock using an edge of the delay clock and an edge of the multiplication clock.例文帳に追加

そして、分周比識別器１が、分周比データを小数と識別した場合、遅延タップ器２で、逓倍クロックを遅延させて遅延クロックを生成させるとともに、周期カウント用ラッチ分周器３で、遅延クロックのエッジと逓倍クロックのエッジとを用いて、逓倍クロック信を分周させる。 - 特許庁

The multiplication circuit is provided with: a tuning frequency control function to control a tuning frequency properly in accordance with an oscillation frequency.例文帳に追加

逓倍回路に同調周波数制御機能を備え、発振周波数に応じて適切な同調周波数になるように制御する。 - 特許庁

METHOD AND CIRCUIT FOR FOUR-FOLD FREQUENCY MULTIPLICATION AND ELECTRONIC DEVICE USING THE SAME例文帳に追加

周波数４逓倍方法、周波数４逓倍回路、およびそれを用いた電子装置 - 特許庁

METHOD AND APPARATUS FOR EVALUATION OF CHARACTERISTIC OF FREQUENCY MULTIPLICATION ELEMENT例文帳に追加

周波数逓倍素子特性評価方法及び周波数逓倍素子特性評価装置 - 特許庁

TRANSMISSION AND RECEPTION METHOD FOR ARRAY ANTENNA AND FREQUENCY MULTIPLICATION SYSTEM MILLIMETER WAVE TWO-DIMENSIONAL VIDEO DEVICE例文帳に追加

アレイアンテナの送受信方法および周波数逓倍方式ミリ波二次元映像装置 - 特許庁

To provide a frequency multiplier and multiplication method with which a duty cycle of a clock can be adjusted.例文帳に追加

クロックのデューティサイクルを調整できる周波数逓倍器及び逓倍方法を提供する。 - 特許庁

A frequency switching part 15 outputs the multiplication signal D1 as an output signal D4, when the moving frequency is located in the low frequency area, and outputs a signal having 1/n (n is 2 or more of natural number) of frequency with respect to the frequency of the multiplication signal D1, when the moving frequency is located in the high frequency area.例文帳に追加

周波数切替部１５は、移動周波数が低周波数域にあるとき、出力Ｄ４として逓倍信号Ｄ１を出力する一方、移動周波数が高周波数域にあるとき、信号Ｄ１の周波数に対して１／ｎ（ｎは２以上の自然数とする。）の周波数をもつ信号を出力する。 - 特許庁

To reduce sample number by decreasing a sampling frequency in Fourier transform while maintaining intended frequency resolution, and decrease the frequency of complex multiplication.例文帳に追加

所望の周波数分解能力を維持しながらフーリエ変換におけるサンプリング周波数を低くしてサンプル数を少なくし、複素乗算回数を減らす。 - 特許庁

Then, the carrier frequency control part 170 activates a control signal CTL when the carrier frequency fc1 is the integral multiplication of the sampling frequency fs2.例文帳に追加

そして、キャリア周波数制御部１７０は、キャリア周波数ｆｃ１がサンプリング周波数ｆｓ２の整数倍のとき、制御信号ＣＴＬを活性化する。 - 特許庁

A high frequency conversion circuit 4 converts an output of a reference oscillator 3 into a high frequency signal in which multiplication by a lower multiplication order becomes an atomic resonance frequency signal, and an output frequency of the oscillator 3 is converted into a resonance frequency for an atomic resonator 2 by multiplying the high frequency in an active lower multiplier 5 having the lower multiplication order.例文帳に追加

高周波変換回路４によって、基準発振器３の出力を、低逓倍次数による逓倍が原子の共鳴周波数信号となる高周波信号に変換し、この高周波信号を低逓倍次数を有する能動型低次逓倍器５にて逓倍することにより、基準発振器３の出力周波数を原子共振器１用の共鳴周波数に変換する。 - 特許庁

To accurately and simultaneously perform frequency multiplication and digital modulation relating to an oscillation signal even at a high frequency.例文帳に追加

高い周波数であっても、発振信号に係る周波数逓倍とディジタル変調とを正確かつ同時に行えるようにする。 - 特許庁

To provide new frequency multiplication method and frequency multiplier usable for a monolithic microwave integrated circuit or the like.例文帳に追加

モノリシックマイクロ波集積回路などに使用することのできる、新規な周波数逓倍方法及び周波数逓倍器を提供する。 - 特許庁

To provide a frequency multiplication circuit capable of reducing manufacture cost and power consumption.例文帳に追加

製造コストおよび消費電力を低下させることができる周波数逓倍回路を実現する。 - 特許庁

To provide a small-sized frequency multiplier capable of performing high-order multiplication and radio equipment using the same.例文帳に追加

高次逓倍が可能な小型の周波数逓倍器及びそれを用いた無線機器を提供する。 - 特許庁

To generate a multiplication clock of a stable frequency from a reference clock, without using an analog element.例文帳に追加

アナログ素子を使用せずに、基準クロックから安定した周波数の逓倍クロックを生成する。 - 特許庁

A complex multiplication part 7 performs complex multiplication of cos(θ+nΔθ), sin(θ+nΔθ), and reception signals I and Q to correct the frequency offset.例文帳に追加

複素乗算部７はｃｏｓ（θ＋ｎΔθ）、ｓｉｎ（θ＋ｎΔθ）と受信信号（Ｉ，Ｑ）とを複素乗算し、周波数オフセットを補正する。 - 特許庁

To reduce the phase errors of the output signals of a synchronous multiplication clock generation circuit for outputting frequency multiplication signals synchronized with reference clock signals.例文帳に追加

基準クロック信号に同期した周波数逓倍信号を出力する同期逓倍クロック信号生成回路の出力信号の位相誤差を低減する。 - 特許庁

Specifically, the frequency of a first control signal is set as 1/2 of a common electrode driving frequency and the frequency of a second control signal is set as integral multiplication of the common electrode driving frequency.例文帳に追加

具体的には第一の制御信号の周期をコモン電極駆動周期の１／２に、第二の制御信号の周期は前記コモン電極駆動周期の整数倍とする。 - 特許庁

Also, a wide band frequency correction circuit 76 and a complex multiplication circuit 75 correct frequency shift in which a carrier interval is ≥±1/2.例文帳に追加

また、広帯域周波数補正回路７６及び複素乗算回路７５がキャリア間隔が±１／２以上の周波数ずれを補正する。 - 特許庁

A receiver 1 includes a sub-antenna 11 capable of transmitting a radio wave S2 with the multiplication frequency of a reception frequency fr to a main antenna 2.例文帳に追加

受信機１は、主アンテナ２に受信周波数ｆｒの逓倍周波数の電波Ｓ２を送信可能な副アンテナ１１を備える。 - 特許庁

To provide a frequency multiplier small in size, satisfactory in multiplying efficiency, hand capable of easily adjusting frequency, operating frequency multiplication in a wide band and improving its manufacturing yield.例文帳に追加

小型で逓倍効率がよく、周波数調整が容易で、広帯域にわたる周波数逓倍を行え、製造上の歩留りを向上できる周波数逓倍器を提供する。 - 特許庁

Thus, convolution operation is a frequency area can be calculated as multiplication in a time area.例文帳に追加

これにより、周波数領域での畳み込み演算を時間領域での乗算として算出できる。 - 特許庁

The AFC signal for setting the multiplication frequency is then output to the DDC 421.例文帳に追加

そして、乗算周波数を設定するための信号であるＡＦＣ信号をＤＤＣ４２１に出力する。 - 特許庁

To multiply the output frequency of an oscillator by a circuit whose multiplication loss is small, and whose scale is small as a result.例文帳に追加

逓倍損失が小さく、したがって小さい回路で発振器の出力周波数を逓倍すること。 - 特許庁

To provide a multiplication circuit capable of improving a reflection characteristic of an operating frequency component at each of ports.例文帳に追加

各ポートでの使用周波数成分の反射特性を改善できる逓倍回路を提供すること。 - 特許庁

Further, the conversion function is expressed as a result of multiplication processing of matrices on a frequency space.例文帳に追加

なお、前記変換関数は、周波数空間上における行列の乗算処理として表現される。 - 特許庁