「gate width」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

Forced discharge circuits G1-Gn, forcibly discharge electric charges in main high-speed switch elements IGBT1-IGBTn, and voltages VJ1-VJn at connection sections J1-Jn and gate voltages VK1-VKn of 2nd NMOS transistors TRs QB1-QBn are also discharged within a time which depends on pulse width setting resistors RF1-RFn.例文帳に追加

強制放電回路Ｇ_1〜Ｇ_nによって、強制的に主高速スイッチ素子ＩＧＢＴ_1〜ＩＧＢＴ_nの電荷を放電すると共に、接続部Ｊ_1〜Ｊ_nの電圧ＶＪ_1〜ＶＪ_n及び第２ＮＭＯＳトランジスタＱＢ_1〜ＱＢ_nのゲート電圧ＶＫ_1〜ＶＫ_nにおいても、パルス幅設定用抵抗ＲＦ_1〜ＲＦ_nによって決められた時間に放電するようにした。 - 特許庁

This semiconductor device 100 includes: a first transistor 200 of n=1 and a second transistor 202 of n=2 or more each of which is a transistor having n trench(es) 162 each formed so that the depth discontinuously changes in a gate width direction; and an element isolation insulation film 110 formed around regions where the respective transistors are formed and isolating the regions where the transistors are formed.例文帳に追加

半導体装置１００は、ゲート幅方向に断続的に深さが変化するように形成されたｎ個のトレンチ１６２を有するトランジスタであって、ｎ＝１の第１のトランジスタ２００とｎ＝２以上の第２のトランジスタ２０２と、各トランジスタが形成された領域の周囲に形成されて当該トランジスタが形成された領域を区分けする素子分離絶縁膜１１０と、を含む。 - 特許庁

An insulating film that can cope with the further reduction of the width of future TFTs, can get a sufficient insulating property and flatness even when the thickness of the film is reduced, and is typically used as an interlayer insulating film, or gate insulating film can be obtained by nitriding an applied film using a siloxane-based polymer (SiO_x film containing an alkyl group) with plasma.例文帳に追加

本発明は、シロキサン系ポリマーを用いた塗布膜（アルキル基を含むＳｉＯｘ膜）にプラズマ窒化処理を行うことによって、今後のＴＦＴにおけるさらなる微細化に対応可能な絶縁膜、且つ、膜厚を薄くしても十分な絶縁性および平坦性を有する絶縁膜を得ることができ、代表的には層間絶縁膜やゲート絶縁膜に用いる。 - 特許庁

A length when a width of the gate electrode of the field effect transistor 10 is projected on a linear line connecting respective center points of the first semiconductor magnetic resistance element 11 and the second semiconductor magnetic resistance element 12 is constituted to be a substantially even multiple of a linear distance between respective center points of the first semiconductor magnetic resistance element 11 and the second semiconductor magnetic resistance element 12.例文帳に追加

電界効果トランジスタ１０のゲート電極の幅を第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点を結んだ直線に投影した時の長さが、第１の半導体磁気抵抗素子１１及び第２の半導体磁気抵抗素子１２の各中心点の直線距離の略偶数倍であるように構成されている。 - 特許庁

When a TFT array substrate is irradiated only once with laser light having a wavelength of 0-355 nm, a pulse width of 5-200 nsec and an energy in the range of 0.16-0.6 mJ/mm^2, only the pixel electrode 5 can be cut off selectively without having any effect on the underlying gate line 1, source line 3, TFT 6 and common capacitive line 2.例文帳に追加

また、波長が０を超え３５５ｎｍ以下、パルス幅が５〜２００ｎｓｅｃ、エネルギーが０．１６〜０．６ｍＪ／ｍｍ^2の範囲であるレーザー光を１回のみ照射するようにすると、画素電極５の下に存在するゲート配線１、ソース配線３、ＴＦＴ６および共通容量配線２に影響を与えることなく、画素電極５のみを選択的に切断しやすい。 - 特許庁