「gate width」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A gate width of the gate electrode 5g becomes narrower with distance from the gate pad 8g.例文帳に追加

ゲート電極５ｇのゲート幅がゲートパッド８ｇから離間するほど小さくなっている。 - 特許庁

The width of the floating gate 8 right below the gate-to-gate insulating layer 10 is narrower than that of the control gate 11 right above the gate-to-gate insulating layer 10.例文帳に追加

ゲート間絶縁層１０直下のフローティングゲート８の幅がゲート間絶縁層１０直上のコントロールゲート１１の幅よりも小さい。 - 特許庁

The width of the reverse surface of the gate electrode 3 is made less than the width of the top surface of the gate electrode.例文帳に追加

ゲート電極３の下面の幅はゲート電極の上面の幅より狭く形成されている。 - 特許庁

At this time, a gate width is set to 0.35 μm or less.例文帳に追加

このとき、ゲート幅を０．３５μｍ以下とする。 - 特許庁

A gate width W2 and the gate length L2 of the FETs 32, 34, 36, 38 are equal to gate width W3, and the gate length L3 of FETs 12, 22, respectively.例文帳に追加

ＦＥＴ３２，３４，３６，３８のゲート幅Ｗ２およびゲート長Ｌ２はそれぞれ、ＦＥＴ１２，２２のゲート幅Ｗ３およびゲート長Ｌ３に等しい。 - 特許庁

In the ladle for feeding molten metal, the pouring gate is a measuring gate composed of a primary gate and a secondary gate, wherein the secondary gate having a narrower width than the primary gate is provided in the full width of the primary gate.例文帳に追加

給湯用のラドルにおいて、湯切り口は１次ゲートと２次ゲートから成る計量ゲートであって、前記１次ゲートの全幅内に、前記１次ゲートよりも幅の狭い前記２次ゲートが設けられていること。 - 特許庁

With this configuration, the region width (effective gate width) where the boundary line between the N-type region 14 and the P-type region 16 and the gate electrode 24 cross each other is made larger than the gate width of the gate electrode 24.例文帳に追加

これにより、Ｎ型領域１４とＰ型領域１６の境界線とゲート電極２４が交差する領域幅（実効ゲート幅）が、ゲート電極２４のゲート幅よりも大きくなる。 - 特許庁

An n type gate width deciding layer 15 for deciding the gate width of the gate electrode 5 is formed so that the source/drain layers 9 can be interposed from gate width direction X of the gate electrode 5 on the surface of the semiconductor substrate 1.例文帳に追加

半導体基板１の表面に、ソース／ドレイン層９を、ゲート電極５の幅方向Ｘから挟むように、ゲート電極５のゲート幅を決定するｎ型のゲート幅決定層１５が設けられている。 - 特許庁

The field gate electrodes 5 have a substantially equal gate length L mutually, and, when targeting an arbitrary field gate electrode 5, the field gate electrode 5 has a gate width beyond a gate width in the active area 3 of the arbitrary field gate electrode 5.例文帳に追加

フィールドゲート電極５は、互いにほぼ同じゲート長Ｌを有し、任意のフィールドゲート電極５に着目したときに、その任意のフィールドゲート電極５のアクティブエリア３内におけるゲート幅以上のゲート幅を有している。 - 特許庁

The Moguri gate (hatch), 80 centimeters in width and 1.3 meters high, is located on its south side. 例文帳に追加

また南側には幅80cm、高さ1.3mの潜り門もある。 - Wikipedia日英京都関連文書対訳コーパス

The gate width W1 and the gate length L1 of the MN1 and the gate width W2 and the gate length L2 of the MN2 are set so that, for example, L1=L2 and W2>W1 are satisfied.例文帳に追加

ＭＮ１のゲート幅Ｗ１およびゲート長Ｌ１とＭＮ２のゲート幅Ｗ２およびゲート長Ｌ２は、例えば、Ｌ１＝Ｌ２かつＷ２＞Ｗ１とされる。 - 特許庁

At this time, the gate length is prescribed by the opening width of the SiO2.例文帳に追加

この時ゲート長はＳｉＯ_2の開口幅で規定される。 - 特許庁

As viewed from above, the length of the active region 1b along the gate width is not greater than the length of the active region 1c along the gate width.例文帳に追加

上面視上において、活性領域１ｂのゲート幅方向の長さは活性領域１ｃのそれ以下である。 - 特許庁

If the channel width is not zero, a gate in which a shift power source is included is used as a gate and a gate shift voltage modulates the channel width properly.例文帳に追加

チャネル巾がゼロでない場合は、ゲートにシフト電圧源を含ませたものをゲートとし、ゲートシフト電圧は、チャネル巾を適宜調節するものである。 - 特許庁

A gate electrode pattern 105 having a stroke width larger than a predetermined gate stroke width CD is formed on a semiconductor substrate 101 through a gate insulating film 103.例文帳に追加

半導体基板１０１上に、ゲート絶縁膜１０３を介して所定のゲート線幅ＣＤよりも大きい線幅のゲート電極パターン１０５を形成する。 - 特許庁

Disturbance defect of each memory cell is restrained by reducing the ratio W2/W1 between the gate width W1 of the gate oxide film 120 and the gate width W2 of the floating gate 140 in a channel width direction.例文帳に追加

チャネル幅方向にゲート酸化膜１２０のゲート幅Ｗ１と、フローティングゲート１４０のゲート幅Ｗ２との比Ｗ２／Ｗ１を小さくすることにより、各メモリセルのＤｉｓｔｕｒｂ不良を抑制する。 - 特許庁

By forming the width of the active region 14 at the end E in the gate width direction larger than that of a center part in the gate width direction, the field oxide film corner part 19 is moved away from a P-type body layer 4 formed at the end E in the gate width direction to the outside of the end in the gate width direction.例文帳に追加

ゲート幅方向端部Ｅの活性領域１４の幅を、ゲート幅方向中央部より広く形成することによりフィールド酸化膜コーナー部１９を、ゲート幅方向端部Ｅに形成されたＰ型ボディ層４からゲート幅方向端部の外側に遠ざける。 - 特許庁

The insulating film electrically isolates between the gate electrode and another gate electrode adjacent to the gate electrode in the gate width direction.例文帳に追加

絶縁膜により、ゲート電極と、該ゲート電極とゲート幅方向に沿って隣り合う他のゲート電極との間が電気的に分離されている。 - 特許庁

In this case, the first semiconductor region RP1 has a larger width W1 along a gate width direction than a width W2 along the gate width direction of the second semiconductor region RP2.例文帳に追加

この場合に、第１の半導体領域ＲＰ１のゲート幅方向の幅Ｗ１は、第２の半導体領域ＲＰ２のゲート幅方向の幅Ｗ２よりも広く形成されている。 - 特許庁

At this time, the control metal gate 125an is formed smaller in width than a width of the control gate mask pattern 130.例文帳に追加

このとき、制御金属ゲート１２５ａｎの幅は、制御ゲートマスクパターン１３０の幅より小さくなるように形成されている。 - 特許庁

A first gate width W1 of the first MIS transistor is smaller than a second gate width W2 of the second MIS transistor.例文帳に追加

第１のＭＩＳトランジスタの第１のゲート幅Ｗ１は、第２のＭＩＳトランジスタの第２のゲート幅Ｗ２よりも小さい。 - 特許庁

The gate width of the transistors Qp5 to Qp7 is Wpd and is narrower than the gate width Wp of other transistors Qp1 to Qp4.例文帳に追加

このトランジスタＱｐ５〜Ｑｐ７のゲート幅はＷｐｄであり、他のトランジスタＱｐ１〜Ｑｐ４のゲート幅Ｗｐよりも狭い。 - 特許庁

Moreover, the sum of the channel width Wch and the p-gate width is made four times or less the channel width Wch.例文帳に追加

さらにチャネル幅Ｗｃｈとpゲート幅の和がチャネル幅Ｗｃｈの４倍と等しいかもしくは小さくする。 - 特許庁

A hatch gate lower garnish 1 is arranged across the whole width in the outside bottom end of a rear hatch gate glass 9.例文帳に追加

ハッチゲートロアガーニッシュ１がリアハッチゲートガラス９の外側下端全幅に渉って配設される。 - 特許庁

A gate length of the thin-film transistor is 2 μm or less, and a gate width thereof is 10 μm or more.例文帳に追加

薄膜トランジスタのゲート長は２μｍ以下であり、ゲート幅は１０μｍ以上である。 - 特許庁

The width of the U-shaped groove is dependent on the gate length of the gate electrodes 14T1 and 14T2.例文帳に追加

凹状溝は、ゲート電極１４Ｔ１、１４Ｔ２のゲート長に依存した幅寸法を有している。 - 特許庁

This problem is solved by forming at least the ball contact portion of the narrow gate to a small-width gate.例文帳に追加

それを解決するため、狭いゲートの少なくともボール接触部分を薄巾ゲートに形成する。 - 特許庁

Relating to the trench gate type FIN-FET, FIN width (162) of a channel region is made narrower than width (161) of an active region.例文帳に追加

チャネル領域のＦＩＮ幅（１６２）を活性領域の幅（１６１）よりも狭くする。 - 特許庁

A lower gate trench having a smaller width than that of the upper gate trench is formed to overlap the upper gate trench at both ends so that the lower gate trench can be spaced apart from sidewalls of the upper gate trench by partially etching the bottom of the upper gate trench.例文帳に追加

そのトレンチの底面を部分エッチングして、そのトレンチと両端が重畳してそのトレンチの側壁と離隔されるようにそのトレンチより小さい幅を有する下部ゲートトレンチを形成する。 - 特許庁

To easily change the position and the size (overall gate width) of a switch transistor.例文帳に追加

スイッチトランジスタの位置やサイズ（総ゲート幅）の変更を容易にする。 - 特許庁

A gate electrode is made smaller in width than in semiconductor film.例文帳に追加

半導体膜の幅よりもゲート電極の幅のほうを狭くする。 - 特許庁

An S/D extension 36 is formed after narrowing a line width of the gate hardmask more than that of the gate electrode.例文帳に追加

ゲートハードマスクの線幅をゲート電極よりも狭くした後、Ｓ／Ｄエクステンション３６を形成する。 - 特許庁

The gate width W1 of each upper and lower layer 34A and 34B is smaller than a resist pattern width W2.例文帳に追加

上層３４Ａ及び下層３４Ｂのゲート幅Ｗ１は、レジストパターン幅Ｗ２よりも狭くなる。 - 特許庁

The gate width of an NMOS transistor of the second inverter circuit 112 is α_n times the gate width of an NMOS transistor of the first inverter circuit 111.例文帳に追加

第２インバータ回路１１１のＮＭＯＳトランジスタのゲート幅は、第１インバータ回路１１２のＮＭＯＳトランジスタのゲート幅のα_ｎ倍である。 - 特許庁

The gate width of a PMOS transistor of the first inverter circuit 111 is α_p times the gate width of the PMOS transistor of the second inverter circuit 112.例文帳に追加

第１インバータ回路１１１のＰＭＯＳトランジスタのゲート幅は、第２インバータ回路１１２のＰＭＯＳトランジスタのゲート幅のα_ｐ倍である。 - 特許庁

The first gate 6a and the second gate 6b are separated from each other by a specified distance in the channel width direction and are further arranged side-by-side in the channel width direction.例文帳に追加

また、第１のゲート６ａと第２のゲート６ｂとは、チャネル幅方向に所定距離離間し、かつ、チャネル幅方向に並設されている。 - 特許庁

Gate wiring is a three-layered film, and mean wiring width of the maximum wiring width and the minimum wiring width of at least either of the upper layer and the lower layer is made to differ from as mean wiring width of the maximum wiring width and the minimum wiring width in the middle layer.例文帳に追加

ゲート配線に、上層と下層の少なくとも何れか一方の配線幅が中間層の配線幅と異なる三層膜、または、上層と下層の配線幅が異なる二層膜を用いる。 - 特許庁

On both end sides of gate in the lengthwise direction of a gate region 1 of a MOS (metal oxide semiconductor) transistor, i.e., on a source region 2 side and a drain region 3 side, a control gate 5 is installed which forms a control gate channel region 6 along with gate width direction and over full width.例文帳に追加

ＭＯＳトランジスタのゲート領域１のゲート長方向両端側、つまりソース領域２側とドレイン領域３側とに、ゲート幅方向に沿ってその全幅に渡る制御ゲートチャネル領域６を形成する制御ゲート５が設けられる。 - 特許庁

A fin-type semiconductor region 102 has a channel forming region 106 having a first width W1 in a gate width direction, and a source/drain forming region 107 having a second width W2, which is in the gate width direction and wider than the first width W1.例文帳に追加

フィン型半導体領域１０２は、ゲート幅方向に第１の幅Ｗ１を持つチャネル形成領域１０６と、ゲート幅方向に第１の幅Ｗよりも広い第２の幅Ｗ２を持つソース・ドレイン形成領域１０７とを有する。 - 特許庁

The gate oxide film 213 of the auxiliary gate 223a is thicker than the gate oxide film 211 of the floating gate 221b, and the size (gate width) of the auxiliary gate 223a in the extension direction of the word line WL is smaller than the gate length of the floating gate 221b in an extension direction of the word line WL.例文帳に追加

補助ゲート２２３ａのゲート酸化膜２１３の厚さは、浮遊ゲート２２１ｂのゲート酸化膜２１１の厚さよりも薄く、ワード線ＷＬの延在方向における補助ゲート２２３ａの寸法（ゲート幅）は、ワード線ＷＬの延在方向における浮遊ゲート２２１ｂのゲート長よりも小さい。 - 特許庁

Since the gate electrode 9 has a higher impurity concn. than that of the gate electrode 8, the width of a depletion layer appearing at a gate oxide film 5 of the gate electrode 9 is smaller than that at the gate electrode 8.例文帳に追加

ゲート電極９は、ゲート電極８よりも不純物濃度が大きいためゲート電極９のゲート酸化膜５側に発生する空乏層の幅はゲート電極８の場合よりも小さくなる。 - 特許庁

To provide a method for forming a gate of a flash memory element which improves a ratio of a gate width between a control gate and a floating gate to elevates a characteristic of a device, making a gate etching process in the same chamber.例文帳に追加

ゲートエッチング工程を同一のチャンバ内で行い、コントロールゲートとフローティングゲート間のゲート幅比を改善してデバイスの特性を向上させるフラッシュメモリ素子のゲート形成方法を提供する。 - 特許庁

Also, the gate width W of the MOSFET MP3a, MP3b, MP3c, and MP3d is made to be half of the gate width W of the MOSFET MPA.例文帳に追加

また、これらＭＯＳＦＥＴ ＭＰ３ａ、ＭＰ３ｂ、ＭＰ３ｃ、ＭＰ３ｄのゲート幅Ｗを、ＭＯＳＦＥＴ ＭＰＡのゲート幅Ｗの半分にする。 - 特許庁

FORMING METHOD OF VERY NARROW WIDTH TRANSISTOR GATE ELEMENT BY PHOTOLITHOGRAPHY例文帳に追加

非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法 - 特許庁

In particular, the gate width W4 and the gate length L4 of FETs 14, 24 are also equal to the width W2 (=W3) and to the length L2 (=L3), respectively.例文帳に追加

特に本実施形態においては、ＦＥＴ１４，２４のゲート幅Ｗ４およびゲート長Ｌ４も、それぞれＷ２（＝Ｗ３）およびＬ２（＝Ｌ３）に等しい。 - 特許庁