「gate width」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A conductive ink is dropped to the gate electrode forming part GTA of the lyophilic portion FA and, after the dropped ink film is evenly spread over the gate electrode formation part GTA, a wide-width gate line is formed on a gate line formation part GLA of lyophobic portion RA by direct drawing of IJ.例文帳に追加

新液性ＦＡのゲート電極形成部ＧＴＡに導電性インクを滴下し、滴下したインク膜がゲート電極形成部ＧＴＡに均一に広がった後、撥液性ＲＡのゲート配線形成部ＧＬＡに幅広のゲート配線をＩＪ直描で形成する。 - 特許庁

Gate wiring 19 connected to an electrode extraction section 17a of a gate electrode 17 provided in the trench 15 via a gate oxide film 16 is formed at a position apart from the end of the trench by at least the width of the trench 15 while the gate wiring 19 crosses the trench 15.例文帳に追加

トレンチ１５内にゲート酸化膜１６を介して設けられたゲート電極１７の電極引出し部１７ａに接続されるゲート配線１９が、トレンチ１５の幅以上トレンチ端部から離れた位置に、トレンチ１５と交差するように形成されている。 - 特許庁

The semiconductor element includes an active region including source/drain and a gate, and an element isolation region defining the active region, wherein the gate is formed by a part of a fin gate, the source/drain is an epitaxial layer between gates abutting a seed layer, and the line width of the source/drain in the longitudinal direction of the gate is wider than that of the gate.例文帳に追加

半導体素子は、ソース／ドレインとゲートを含む活性領域と、活性領域を画成する素子分離領域とを含むものの、ゲートはフィンゲートの一部で形成され、ソース／ドレインはシード層に隣接したゲートの間に形成されたエピタキシャル層であり、ゲートの長手方向でソース／ドレイン線幅はゲート線幅より大きい。 - 特許庁

To provide a discharge type gas treatment apparatus in which the gate width of a switching element can be controlled according to variation of a state in a gas treatment part.例文帳に追加

ガス処理部内における状態の変動に応じて、スイッチング素子のゲート幅を制御することができる。 - 特許庁

The gate 6 is, in planar view, provided on the other end side than one end in the channel width direction of an effective active region 31.例文帳に追加

ゲート６は、平面視で、実効アクティブ領域３１のチャネル幅方向の一端よりも他端側に設けられている。 - 特許庁

Further, a selection line changed in polarity and a selection line unchanged in polarity are made to differ in a time width of a gate-on period from each other.例文帳に追加

更に、ゲートオン期間の時間幅を極性の変化する選択ラインと変化しない選択ラインで変えるようにする。 - 特許庁

At this time, the modulation quantity of the pulse width of the gate-on signal is preferably increased toward lower stages of a liquid crystal panel.例文帳に追加

この時、液晶パネルの下段に向かうにつれてゲートオン信号のパルス幅の変調量が増加するのが好ましい。 - 特許庁

The width of a groove adjoining the side surface of the channel region 5 is set to twice, or less than, the thickness of the gate electrode 4.例文帳に追加

また、チャネル領域５の側面に隣接する溝の幅は、ゲート電極４の厚さの２倍以下に設定される。 - 特許庁

Also, the number of transistors included in the diffusion layer resistance model is smaller than the number of resistances arranged in the direction of gate width.例文帳に追加

また、拡散層抵抗モデルに含まれるトランジスタ数は、ゲート幅方向に配置された抵抗の数より少ない。 - 特許庁

Further, in the damper 3, plural gate liners 3a are arranged in the width direction vertical to the carrying direction of the ore bed.例文帳に追加

また、このダンパー３には、鉱層の搬送方向と垂直な幅方向に、複数のゲートライナー３ａが配列されている。 - 特許庁

To suppress the fluctuation of semiconductor characteristics when side wall width is changed according to the pattern compression of a gate electrode.例文帳に追加

ゲート電極のパターン疎密に応じてサイドウォール幅が変化する場合の半導体特性のばらつきを抑制する。 - 特許庁

By narrowing the width of the slit, a fluidized molding material can be prevented from dripping down from the gate.例文帳に追加

スリットの幅を狭くすることにより、流動状態の成形材料がゲート３０から垂れ落ちることを防止できる。 - 特許庁

An insulating cover film 120 is formed, on at least a portion in the direction of the channel width of a gate electrode 140.例文帳に追加

被覆絶縁膜１２０は、ゲート電極１４０のチャネル幅方向における少なくとも一部上に形成されている。 - 特許庁

Thus, it is possible to arbitrarily control one-dimensional channel width and electron concentration by a voltage applied to the back gate and the split Schottky electrode.例文帳に追加

バックゲートとスプリットショットキー電極に加える電圧により一次元チャネル幅も電子濃度も任意に制御できる。 - 特許庁

The floating gate electrodes 16 and 17 are physically or electrically as large as or larger than the channel width.例文帳に追加

各浮遊ゲート電極１６，１７は、物理的或いは電気的にチャネル幅と同等かそれ以上の大きさを有する。 - 特許庁

A width W1 of the silicone oxide film 8 of a gate length direction is larger than a film thickness T1 of the silicone oxide film 6.例文帳に追加

ゲート長方向に関するシリコン酸化膜８の幅Ｗ１は、シリコン酸化膜６の膜厚Ｔ１よりも大きい。 - 特許庁

To utilize strong coupling of a resonator mode with a transition of a great transition dipole moment and wide homogenous width for a quantum gate.例文帳に追加

共振器モードと遷移双極子モーメントおよび均一幅の大きな遷移との強い結合を量子ゲートに利用する。 - 特許庁

The gate driving module is connected with gate driving signal input lines (253 etc.), and gate driving signal by-pass lines (254 etc.), and it is made possible to easily inspect whether or not the gate driving signals are effective by providing either or both of the lines with a pattern having a width larger than each line.例文帳に追加

ゲート駆動モジュールにはゲート駆動信号入力線（２５３等）及びゲート駆動信号バイパス線（２５４等）が接続されており、これらの一方あるいは両方に各線より大きな幅寸法のパターンを設けゲート駆動信号の有効可否を容易に検査することができるようにした。 - 特許庁

A gate electrode forming the TFT has at least a part of both end parts in the gate width direction inside a semiconductor region forming the TFT with both end parts of the gate electrode extending outside the semiconductor region forming the TFT in the gate length direction.例文帳に追加

ＴＦＴを形成するゲート電極において、ゲート幅方向の両端部の少なくとも一部はＴＦＴを形成する半導体領域の内部にあり、前記ゲート電極の両端部はゲート長方向にＴＦＴを形成する半導体領域の外部まで延在する。 - 特許庁

In the gate electrode that forms a TFT, at least a portion of the both tip parts along the gate width direction is located within a semiconductor region, which forms the TFT, and both tip parts of the gate electrode are extended to the outside of the semiconductor region, that forms the TFT, in the gate length direction.例文帳に追加

ＴＦＴを形成するゲート電極において、ゲート幅方向の両端部の少なくとも一部はＴＦＴを形成する半導体領域の内部にあり、前記ゲート電極の両端部はゲート長方向にＴＦＴを形成する半導体領域の外部まで延在する。 - 特許庁

An upper surface of the element isolation region D2S is formed lower than an upper surface of a floating gate 12B from an end of the floating gate 12B halfway to the width of the element isolation region D2S, and formed in level with the upper surface of the floating gate 12C from to halfway the end of the floating gate 12C.例文帳に追加

素子分離領域Ｄ２Ｓの上面は、浮遊ゲート１２Ｂの端部から素子分離領域Ｄ２Ｓの幅の途中まで浮遊ゲート１２Ｂの上面より低く形成され、前記途中から浮遊ゲート１２Ｃの端部まで浮遊ゲート１２Ｃの上面と同じ高さに形成されている。 - 特許庁

An inverter circuit 10 adjusts the gate length and the gate width of a second transistor Tr2 so that they equal the gate area of a first transistor Tr1, in order to equalize the characteristic variations of the first and second transistors Tr1 and Tr2.例文帳に追加

インバータ回路１０は、第１及び第２トランジスタＴｒ１，Ｔｒ２の特性ばらつきを等しくするため、第２トランジスタＴｒ２のゲート長及びゲート幅を、第１トランジスタＴｒ１のゲート面積と等しくなるように調整する。 - 特許庁

To provide a semiconductor device with an MOS transistor which can increase a gate width of the MOS transistor and can restrain excess etching of a gate insulating film in dry etching process for pattern formation of a gate wiring.例文帳に追加

ＭＯＳトランジスタを備える半導体装置であって、ＭＯＳトランジスタのゲート幅を増加でき、且つ、ゲート配線をパターニング形成するドライエッチング工程に際して、ゲート絶縁膜の過剰なエッチングを抑制可能な半導体装置を提供する。 - 特許庁

A bent type gate electrode 6a equipped by the back panel 2 has an electrode width larger than that of the conventional bent type gate electrode 6, and an interval of each two gate electrodes 6a is made narrow even to a grade of a predetermined insulation-guaranteed distance.例文帳に追加

背面パネル２が備える折り曲げ型ゲート電極６ａは、従来の折り曲げ型ゲート電極６よりも広い幅を有しており、それぞれのゲート電極６ａの間隔は所定の絶縁保証距離程度にまで狭くしている。 - 特許庁

In this semiconductor device, a trench portion 3 for providing a recessed portion having a continually varying depth in a gate width direction is formed, and a gate electrode 7 is formed within the trench portion 3 and on a top surface thereof via a gate insulating film 6.例文帳に追加

半導体装置には、ゲート幅方向に断続的に深さの変化する凹部を設けるためのトレンチ部３が形成されており、ゲート絶縁膜６を介して、トレンチ部３の内部及び上面部にゲート電極７が形成されている。 - 特許庁

To keep excellent device characteristics without a high temperature process and moreover to attain a sufficient embedding property between gate electrode structures coping with the elongation of a current gate length and further reduction in the width of the distance between the gate electrode structures.例文帳に追加

高温プロセスを要することなく、優れたデバイス特性を保持するも、近時におけるゲート長及びゲート電極構造間距離の更なる幅狭化に対応してゲート電極構造間の充分な埋め込み性を確保する。 - 特許庁

Subsequently, using the resist pattern as a mask, the conductive film and the mixing film are etched to form a gate electrode having a conductive film 15a and to leave the mixing film 20x on the side surfaces in the gate width direction of the gate electrode.例文帳に追加

次に、レジストパターンをマスクとして、導電膜及びミキシング膜をエッチングし、導電膜１５ａを有するゲート電極を形成すると共に、ゲート電極のゲート幅方向の側面の上に、ミキシング膜２０ｘを残存させる。 - 特許庁

A gate wiring 105 has a contact 105a with a width in the gate-length direction larger than gate electrodes 103 and 104, between a p-type impurity diffusion region 101 and an n-type impurity diffusion region 102.例文帳に追加

ゲート配線１０５は、Ｐ型不純物拡散領域１０１とＮ型不純物拡散領域１０２との間に、ゲート電極１０３及び１０４よりもゲート長方向の幅が大きいコンタクト部１０５ａを有している。 - 特許庁

In the semiconductor device concerned, a trench 8 for providing a recess having a depth which changes in a gate width direction is formed, and a gate electrode 10 is formed in an inside and an upper face of the trench 8 through a gate insulating film 9.例文帳に追加

当該半導体装置には、ゲート幅方向に深さの変化する凹部を設けるためのトレンチ部８が形成されており、ゲート絶縁膜９を介して、トレンチ部８の内部及び上面部にゲート電極１０が形成されている。 - 特許庁

A first shift gate 40 and an advancing position (D) 52 which are arranged in series in vehicle cross direction are connected at a neutral position (N) 46 arranged at an intermediate position of a first shift gate 40 by a gate extending in a width direction.例文帳に追加

車両前後方向に直列に配置された第１のシフトゲート４０と前進ポジション（Ｄ）５２とが、第１のシフトゲート４０の中間位置に配置された中立ポジション（Ｎ）４６の位置で、幅方向に延びるゲートで連結されている。 - 特許庁

Accordingly, an abnormal resistance preventing smooth flow of current on the gate electrode 24 of the boundary line between the N-type region 14 and the P-type region 16 can be prevented without physically increasing the gate width of the gate electrode 24.例文帳に追加

したがって、ゲート電極２４のゲート幅を物理的に大きくしなくても、Ｎ型領域１４とＰ型領域１６の境界線上のゲート電極２４で電流が流れにくくなる抵抗異常の発生を抑制できる。 - 特許庁

Further, for compensating for decreasing a current value between a desired source and drain by increasing the contact resistance of the source contact, the ratio of a width to the length of a gate is adjusted, and the ratio of a width is increased to the length of the gate.例文帳に追加

また、所望のソース−ドレインの間の電流値がソースコンタクトのコンタクト抵抗が増加することによって減少されるものを補償するためにゲートの幅／長さの比率が調節され、ゲートの幅／長さの比率を大きくすることを特徴とする。 - 特許庁

During use, one low-voltage trigger pulse is generated at a time position at which an ion gate is needed to be opened so as to pass thorough ions with time width equal to or proportional to a width of a gate pulse T_gd and also with correct nominal mass.例文帳に追加

使用時、ゲートパルスＴ_ｇｄの幅と等しい又は比例する時間幅をもって且つ正しい公称質量のイオンを通過させることができるようにイオンゲートを開放する必要がある時間位置で１つの低電圧トリガパルスが生成される。 - 特許庁

In this case, the distance c_x between the single trench 162 in the gate width direction of the first transistor 200 and the element isolation insulation film 110 is smaller than the distance a_x between the trenches 162 in the gate width direction of the second transistor 202.例文帳に追加

ここで、第１のトランジスタ２００のゲート幅方向における一つのトレンチ１６２と素子分離絶縁膜１１０との間の間隔ｃ_ｘが、第２のトランジスタ２０２のゲート幅方向におけるトレンチ１６２間の間隔ａ_ｘよりも狭い。 - 特許庁

Like a wide-width conductive film and a narrow-width conductive film, most of the surface of an underlying film UW of a thin-film transistor substrate SUB 1 is turned to a lyophobic portion RA, and only the narrow-width gate electrode forming part GTA is turned to a lyophilic portion FA.例文帳に追加

幅広の導電膜と幅狭の導電膜のように、薄膜トランジスタ基板ＳＵＢ１の下地膜ＵＷの表面の大部分を撥液性ＲＡとし、幅狭のゲート電極形成部ＧＴＡのみを親液性ＦＡとする。 - 特許庁

A MOS TR 9 and a MOS TR 10 are p channel MOS TRs having exactly the same gate length and gate width and form a current mirror circuit CT1.例文帳に追加

ＭＯＳトランジスタ９とＭＯＳトランジスタ１０とは、ゲート長及びゲート幅が同一の全く同様な、ｐチャンネル型のＭＯＳトランジスタであり、カレントミラー回路ＣＴ１を形成している。 - 特許庁

A PSG oxide is deposited on the exposed surface of the substrate 42 to a thickness of about 10-40 nm by the CVD method and an FE gate stack having a width L2 (L2≥L1+2δ) is formed on the gate area.例文帳に追加

露出基板上に厚さ約１０〜４０ｎｍのＰＳＧ酸化物をＣＶＤ法で堆積し、ゲート領域上に幅Ｌ２（Ｌ２＞Ｌ１＋２δ）のＦＥゲートスタックを形成する。 - 特許庁

The width in gate length direction of a gate electrode 18 in a memory cell is less than a half of a cell pitch C which is the length form the center of a source line connect 31 to the center of a drain contact 32.例文帳に追加

メモリセル内のゲート電極１８のゲート長方向の幅を、ソース線コネクト３１の中心からドレインコンタクト３２の中心までの長さであるセルピッチＣの１／２未満とする。 - 特許庁

The resistance between the source and drain of the NMOS transistor Q7 is adjusted by a gate length, a gate width and the impurity density of the source and drain and is about several 10 kΩ for instance.例文帳に追加

ＮＭＯＳトランジスタＱ７のソース−ドレイン間の抵抗は、ゲート長及びゲート幅や、ソース・ドレインの不純物濃度等によって調整することができ、例えば数１０ｋΩ程度である。 - 特許庁

Thus, a short circuit between a main electrode 13 and a gate electrode 7 can be prevented, and a distance between contact holes 12 can be set to be smaller than a width of the gate electrode 7.例文帳に追加

このため、主電極１３とゲート電極７との間の短絡を防止しつつ、コンタクトホール１２の間隔を、ゲート電極７の幅よりも、狭く設定することも可能である。 - 特許庁

A rectifying device having a structure in which a terminal of one side is connected with a gate is attained by determining a channel width to be about zero (so-called 'pinch-off') in a transistor composing a junction-type gate (JFET, SIT, BSIT and, etc.).例文帳に追加

接合型のゲートをもつトランジスタ（ＪＦＥＴ，ＳＩＴ，ＢＳＩＴなど）で、チャネル巾の寸法をゼロ（ピンチオフとよばれる）付近にとることにより、片側−端子とゲートを結合した構造の、整流素子ができる。 - 特許庁

When the token 17 enters a gate 25a of the target 25, the player can gain points according to the width of the gate 25a, and the gained points are displayed in a point display 31b and a total point display 31c.例文帳に追加

ターゲット２５のゲート２５ａにメダル１７が入ると、ゲート２５ａの幅に応じた得点が得られ、得点表示器３１ｂ及び合計得点表示器３１ｃに得点が表示される。 - 特許庁

In a field effect transistor 103 having 50 μm gate width, a source is grounded and input signals biased by the bias voltage generated in the bias circuit 30 is inputted into the gate.例文帳に追加

電界効果トランジスタ１０３は、５０μｍのゲート幅を有し、ソースが接地され、ゲートにバイアス回路３０で発生されたバイアス電圧でバイアスされた入力信号が入力される。 - 特許庁

A trench 22 for gate wiring which is larger in width than a wiring contact trench 26 connecting the gate wiring 24 and metal wiring 27 is formed right below the wiring contact trench 26.例文帳に追加

ゲート配線２４と金属配線２７とを接続する配線コンタクトトレンチ２６の直下に、この配線コンタクトトレンチ２６よりも幅の広いゲート配線用トレンチ２２を形成する。 - 特許庁

When the width W of a depletion layer of a MOS capacitor that is formed in the second region 16 under the gate insulating film 19 when a power voltage is applied to the gate electrode 20 is given as W=√(2εϕ/qNa), the thickness Tsi of the second region 16 that is perpendicular to the direction of the gate length Lg is smaller than the width W of the depletion layer.例文帳に追加

ゲート電極２０に電源電圧を印加したときに、ゲート絶縁膜１９下の第２領域１６に形成されるＭＯＳキャパシタの空乏層の幅Ｗを、Ｗ＝√（２εφ／ｑＮａ）としたとき、ゲート長Ｌｇと直交する方向の第２領域１６の厚さＴｓｉが、空乏層の幅Ｗより小さい。 - 特許庁