「gate width」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

A plate-shaped impact block 5 equipped with the heavy bob G having a prescribed weight is suspended over the center of the tire width H of the test tire W through a lifting device 4 such as a hydraulic cylinder installed on a gate-shaped frame 3 installed outside of the support frame 1.例文帳に追加

試験タイヤＷのタイヤ幅Ｈの中心上方には、前記支持フレーム１の外側に設置された門型状のフレーム３上に設置された油圧シリンダー等の昇降装置４を介して所定重量の重錘Ｇを備えた板状の衝撃ブロック５が吊設してある。 - 特許庁

To provide a method for fabricating a flash memory device, to decrease a cell size by forming a control gate within a minimum line width permitted in the fabrication process of a semiconductor memory device, and to efficiently obtain the operation characteristics of the device even in case of the decrease of the cell size.例文帳に追加

半導体メモリ素子の製造工程で許容される最小の線幅の内側の領域にコントロールゲートを形成して、セルサイズを縮小することが可能であると共に、セルサイズの縮小時にも素子の動作特性が効率的に確保されるようにしたフラッシュメモリ素子の製造方法の提供。 - 特許庁

In molding the plastic molded object of which the length in the longitudinal direction is larger than the width, a film gate 1 comprising a predetermined gap is provided to the plastic molded object 9 on the side forming one end part 91 of the molded object so as to continue to one end part 91.例文帳に追加

横幅に対して長手方向の長さの長いプラスチック成形体の成形に当って、プラスチック成形体９の一方の端部９１を形成する側に、当該一方の端部９１に連続するように形成されるものであって所定の隙間からなるフィルムゲート１を設ける。 - 特許庁

To provide a semiconductor device wherein a power source impedance of a switch circuit for use in control of a leak current reduction circuit can be reduced without increasing a gate width of the switch circuit, even when the switch circuit is always in the on state in the case that a transistor has been manufactured with a rather high threshold voltage.例文帳に追加

トランジスタのしきい電圧が高めに仕上がった場合に、リーク電流低減回路の制御に用いられるスイッチ回路を常にオン状態としても、当該スイッチ回路のゲート幅を大きくすることなく電源インピーダンスを低減することを可能とする半導体装置を提供する。 - 特許庁

To provide a voltage-driven semiconductor device driving circuit and a voltage-driven semiconductor device driving method, which are capable of surely reversely biasing a gate in a partial period of an off period of a voltage-driven semiconductor device regardless of an input pulse width.例文帳に追加

本発明は、入力されるパルス幅に関わらず電圧駆動型半導体素子のオフ期間中の一部期間に確実にゲートを逆バイアスできる電圧駆動型半導体素子駆動回路及び電圧駆動型半導体素子駆動方法を提供することを目的とする。 - 特許庁

To provide a semiconductor device capable of suppressing a short-channel effect and an increase in junction capacity in a diffusion layer region while miniaturizing the width of a sidewall and gate length, having low parasitic resistance in the diffusion layer region and excellent in HC (hot carrier) characteristics, and to provide a manufacturing method thereof.例文帳に追加

サイドウォールの幅及びゲート長の微小化を図りつつ、短チャンネル効果及び拡散層領域における接合容量の増大が抑えられ、また、拡散層領域の寄生抵抗が小さく、ＨＣ耐性に優れた半導体装置及びその製造方法を提供すること。 - 特許庁

The current controller 301 comprises proportional/integral controllers 303, 307, and transformation matrixes 304, 309, 310 and the modulating section 311 outputting a gate signal by modulating an input voltage by spatial vector pulse width modulation system comprises a limiter 311a or limiting the selecting range of voltage vector due to overmodulation.例文帳に追加

これにより、電動機の運転中の過度状態に対応するための対応電圧を選択する際、従来とは異なって電動機の動特性を考慮したベクトル過変調方法により選択するので、電動機の運転に必要な最適の電圧を選択しうる。 - 特許庁

The electrode wirings 4 of the second layer consisting of an ITO (Indium Tin Oxide) film and the electrode wirings 5 of the third layer consisting of a tantalum thin film are formed on the gate insulating film 3 by being laminated so that the maximum width of a plurality of electrode wiring parts which have respectively widths of W1, W2, W3 becomes ≤300 μm.例文帳に追加

Ｗ１，Ｗ２，Ｗ３の幅を持った複数の電極配線部分の最大幅が３００μｍ以下になるように、ゲート絶縁膜３上にＩＴＯ（Indium Tin Oxide）膜から成る第２層の電極配線４、およびタンタル薄膜から成る第３層の電極配線５を積層形成する。 - 特許庁

When a continuous transmitting code as a signal of prescribed pulse width is received while the remote control light receiving part 11 is intermittently operated, since the code is impressed through an OR gate 13 to the power source 12 for light receiving part, the power source 12 for remote control light receiving part is turned into continuous operating state.例文帳に追加

リモコン受光部１１が間欠動作している時に、所定パルス幅の信号である連続送信コードを受信した場合、ＯＲゲート１３を介し、受光部用電源１２に印加されているため、リモコン受光部用電源１２は、連続動作状態となる。 - 特許庁

To crosslink a large number of carbon nanotubes effectively between catalytic function metallic regions at the top of a set of protrusion patterns in order to attain high speed operation by increasing the amount of current per unit gate width of a field effect transistor employing a carbon nanotube as a channel portion.例文帳に追加

カーボンナノチューブをチャネル部とする電界効果型トランジスタの単位ゲート幅あたりの電流量を増加し高速動作を可能とするため、一組の突起パターンの頂部にある、触媒機能金属領域の間で、効果的の多数のカーボンナノチューブを架橋形成する。 - 特許庁

To provide a semiconductor device, in which the occupied area can be reduced and the gate width can be secured in a simple configuration and which can be made fine, without restricting the minimum machining dimensions decided by the capability of photolithography, and to provide a manufacturing method, an integrated circuit and a semiconductor system.例文帳に追加

占有面積の低減とゲート幅の確保を簡単な構成で実現でき、フォトリソグラフィーの能力で決定される最小加工寸法に制限されることなくさらなる微細化が可能な半導体装置およびその製造方法および集積回路および半導体システムを提供する。 - 特許庁

Each FET stage is constituted of parallel body of MOSFETs where positions of a source electrode and a drain electrode (S, D) are exchanged and gate width of each of the MOSFETs (11-20) is reduced to a half in comparison with the case of constituting the receiving side transfer circuit of one line of MOSFETs.例文帳に追加

各ＦＥＴ段は、ソース電極とドレイン電極（Ｓ，Ｄ）の位置が交換されたＭＯＳＦＥＴの並列体で構成するとともに、各ＭＯＳＦＥＴ（１１−２０）のゲート幅を、一列のＭＯＳＦＥＴで受信側トランスファー回路を構成する場合に比べて半減する。 - 特許庁

Particularly, this JFET is a vertical type JFET, and has a channel region for forming a current path in the substrate depthwise direction of the semiconductor substrate, and a gate region formed in the depthwise direction to hold this channel region and controlling the channel width of the channel region according to the signal charge.例文帳に追加

特に、このＪＦＥＴは、縦型ＪＦＥＴであり、半導体基板の基板深さ方向に電流経路を形成するチャネル領域と、このチャネル領域を挟み込むように深さ方向に形成され、信号電荷によってチャネル領域のチャネル幅を制御するゲート領域とを備える。 - 特許庁

With such a channelless structure in which the channel layer 19 is not formed in the first region 20 that is a channel portion where the emitter region 22 is formed, the width of a region through which carriers pass is widened and a channel resistance in a wall portion on a gate side is reduced.例文帳に追加

このように、エミッタ領域２２が形成されたチャネル部である第１領域２０にチャネル層１９が形成されていないチャネルレス構造としたことで、第１領域２０におけるキャリアの通過領域の幅が広がり、ゲート側壁部のチャネル抵抗が低減する。 - 特許庁

An external CPU 35 judges that a command header in a buffer circuit 21 reaches the number of bytes set to a byte width designation register 33 when a flag 41 is active, and reads the command header from the buffer circuit 21 through an open gate circuit (any one of circuits 23-29) by one accessing.例文帳に追加

外部ＣＰＵ３５は、フラグ４１がアクティブであるとき、バッファ回路２１内のコマンドヘッダがバイト幅指定レジスタ３３に設定されたバイト数に達したと判断し、開いているゲート回路（２３〜２９のいずれか）を通じてバッファ回路２１からコマンドヘッダの読込みを１回のアクセスで行う。 - 特許庁

A hysteresis comparator-type controller 18 compares between an output current value of the inverter and its current command value adding hysteresis characteristics thereto, and determines a generated signal of gate pulse signal for turning on/off a switching element, when the output current value deviates a predetermined hysteresis width.例文帳に追加

ヒステリシスコンパレータ方式制御部１８は、インバータの出力電流値とその電流指令値とをヒステリシス特性を持たせて比較し、出力電流値が所定のヒステリシス幅を逸脱したときスイッチング素子をオンオフするためのゲートパルス信号の生成信号を求める。 - 特許庁

The screen 10 is formed in a lattice structure to be sufficiently wide corresponding to the width of a water channel 4 to cover the upper part and the front part of a suction port 3a of a pump 3, with its upper end located at the upper end of the gate door 2 and its lower end located apart in front of the suction port 3a of the pump 3.例文帳に追加

スクリーン１０は、ポンプ３の吸込口３ａの上方と前方を覆うように、水路４の幅に対応する広幅の格子構造として、上端をゲート扉体２の上端部に位置させ、下端をポンプ３の吸込口３ａの前方に離隔させて位置させる。 - 特許庁

The power converter producing a variable frequency, variable voltage polyphase AC power by connecting at least two outputs of an inverter 11 comprising a switching element comprises a pulse width modulation circuit 18-2 provided for each phase in order to switch the switching elements of the plurality of inverters, and a circuit 18-3 for distributing a gate pulse from the pulse width modulation circuit 18-2 to the inverter.例文帳に追加

スイッチング素子からなるインバータ１１の出力を少なくとも２つ以上接続し、可変周波数、可変電圧の多相交流電力を得る電力変換装置において、前記複数のインバータのスイッチング素子のスイッチングを、各相毎にひとつのパルス幅変調回路１８−２と、このパルス幅変調回路１８−２から出力されるゲートパルスをどのインバータヘ分配するかを決定する分配回路１８−３とを有する。 - 特許庁

After an active layer 3, an etching stopping layer 4, and a cap layer 5 are successively grown on a substrate 1 composed of a III-V compound semiconductor, an element region is separately formed by subjecting it to mesa etching (first process), and a mask having an opening for controlling the width of a gate electrode G is formed on the formed mesa.例文帳に追加

III-Ｖ族化合物半導体からなる基板１上に活性層３、エッチング停止層４、およびキャップ層５を順に成長させた後、メサエッチングを施して素子領域を分離形成し（第１の工程）、上記メサ上にゲート電極Ｇの幅を規定する開口部を有するマスク１１を形成する。 - 特許庁

In the gate of the tollhouse comprising the roof 2 set above the road 5 in a vehicle advancing direction (lane direction) and lateral islands 7 and 8 for partitioning a passage to regulate the passing width of vehicles, a plate antenna 1 is supported on the lower side of the roof 2 through a support 6 and set in a form suspended from the roof 2 side.例文帳に追加

車両の進行方向（車線方向）の道路５の上部に設置された屋根２と、車両の通行幅を規定する通路を仕切る左右のアイランド７、８とから構成された料金所のゲートにおいて、平板アンテナ１が屋根２の下側にサポート６を介して支持され、屋根２側からぶら下がる形で設置される。 - 特許庁

Basic characteristic value of a cell when not taking the variation in characteristic values into consideration and the transistor dimension constituting the cell, for example, a variation coefficient of the cell characteristic value corresponding to gate width are read from a memory, and static timing analysis is performed to the LSI using the read variation coefficient and basic characteristic value.例文帳に追加

特性値のばらつきを考慮しない場合のセルの基本特性値と、セルを構成するトランジスタの寸法、例えばゲート幅に対応したセル特性値のばらつき係数とをメモリから読み出し、読み出したばらつき係数と基本特性値とを用いて、ＬＳＩに対する静的タイミング解析を実行する。 - 特許庁

Subsequently, on the poly-silicon films 4, 4' of a first layer prescribing a gate width of a MOSFET and on a sidewall SiN film 6, the poly-silicon films of a second layer wider than the poly-silicon films 4, 4' are formed through a SiO2 film 8, and the poly-silicon films of the second layer are silicified to form a titanium silicide layer 12.例文帳に追加

次いで、ＭＯＳＦＥＴのゲート幅を規定する１層目のポリシリコン膜４，４'の上、及び、側壁ＳｉＮ膜６の上にＳｉＯ2膜８を介して、ポリシリコン膜４，４'よりも幅広の２層目のポリシリコン膜を形成し、その２層目のポリシリコン膜をシリサイド化して、チタンシリサイド層１２を形成する。 - 特許庁

In an MISFETQ_N1 to an MISFETQ_N5 constituting a TX shunt transistor SH (TX), the gate width Wg is configured to be widened as it goes from the MISFETQ_N5 connected to the side close to a GND terminal to the MISFETQ_N1 connected to the side close to a transmission terminal TX.例文帳に追加

ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴＱ_Ｎ１〜ＭＩＳＦＥＴＱ_Ｎ５において、ＧＮＤ端子に近い側に接続されたＭＩＳＦＥＴＱ_Ｎ５から送信端子ＴＸに近い側に接続されたＭＩＳＦＥＴＱ_Ｎ１になるに連れて、ゲート幅Ｗｇが大きくなるように構成されている。 - 特許庁

A portion of an edge of the air bag manufactured in an opened state and pressed by the pressing plate is bonded in an adhered state before installation, and rubber protrusion parts with end faces that are aligned planes and a size between the end faces accurately matching the weir width of the roof gate are provided on both side end outer sides of the portion.例文帳に追加

据付前に空気袋の開いて製造された辺の押え板で押えられる部分を密着状態に接着した上でその両側端外側に端面が整った平面であり、端面の間の寸法が起伏ゲートの堰幅に精度良く一致するようにしたゴムの突起部を設けることにした。 - 特許庁

To retain the conducting period and nonconducting period of MOSFET to be short by extracting the electron charge Qg of the MOSFET in a short time, and at the time rate of extracting Qg, the phase of turn on is delayed, while securing the gate drive width of a PchMOSFET driving the electron multiplying electrode of an EM-CCD.例文帳に追加

ＥＭ−ＣＣＤの電荷増倍電極を駆動するＰｃｈＭＯＳＦＥＴのゲート駆動振幅を確保した上で、ＭＯＳＦＥＴのチャージ電荷量Ｑｇを短時間でを引き抜き、かつＱｇを引き抜く時間分、ターンオンの位相を遅らし、ＭＯＳＦＥＴの導通期間を短く非導通期間を短く保つ。 - 特許庁

To realize a reliable semiconductor device with superior current characteristics which has an STI element separation structure, by significantly reducing the dependence of stress on the gate width direction, and easily and surely reducing the stress that an active region receives, without increasing the number of processes nor making the processes complicated.例文帳に追加

ＳＴＩ素子分離構造を有する半導体装置において、工程増・工程煩雑化を招くことなく、応力のゲート幅方向依存性を大幅に低減し、容易且つ確実に活性領域の受ける応力を緩和して、優れた電流特性を有して信頼性の高い半導体装置を実現する。 - 特許庁

Each word line 10 constitutes a gate electrode at each memory element, a lower portion of a side surface of each word line 10 in a direction parallel to a direction where the word line 10 extends is perpendicular to a main surface of the semiconductor substrate 1, and an upper portion of the side surface tilts decreasing upward in width.例文帳に追加

各ワード線１０は、各メモリ素子においてゲート電極を構成し、各ワード線１０における該ワード線１０が延伸する方向に平行な方向の側面の下部は半導体基板１の主面に対して垂直であり、側面の上部は上方に向かうほど幅が小さくなるように傾斜している。 - 特許庁

In forming the mask patterns to be used for the ordinary exposure, the sizes of the light shielding patterns (gate electrodes) on a mask for the ordinary exposure superposed on the positions corresponding to the fine patterns on the mask for the high-resolution exposure are changed in the direction of reducing the line width difference after the resolution which occurs according to the crude density of the fine patterns.例文帳に追加

その通常露光に用いるマスクパターンの生成に際し、高解像度露光用マスク上の微細パターンに対応した位置に重ねられる当該通常露光用マスク上の遮光パターン（ゲート電極）のサイズを、微細パターンの疎密性に応じて生じる解像後の線幅格差を縮小する方向に変化させる。 - 特許庁

When a step-up voltage is applied between a control gate electrode of a non-volatile semiconductor storage device and semiconductor substrate, for overwriting data, a threshold value for a voltage switching point is set, and a step-up width and step time for step-up are changed before and after the threshold value.例文帳に追加

不揮発性半導体記憶装置の制御ゲート電極と半導体基板との間に段階的に昇圧する電圧を印加し、データの書き換えを行う場合に、電圧の切り換え点となるしきい値を設定し、段階的な昇圧幅及び昇圧するまでのステップ時間をそのしきい値の前後において変化させる。 - 特許庁

To generate an error voltage Ve in a pulse width modulation controller 32, a differential amplifier 36 causes a gate driving circuit 31 to control a switching operation for supplying the constant current to the load device connected to the output voltage of the regulator of the switch device SW based on the prescribed voltage Vset and received detection voltage.例文帳に追加

差動増幅器３６は、パルス幅変調制御器３２に誤差電圧Veを発生させるために、既定電圧Vsetおよび受信検出電圧に基づき、同様に、ゲート駆動回路３１にそのスイッチ装置SWの調整器の出力電圧に接続される負荷装置に定電流を供給するスイッチング操作を制御させる。 - 特許庁

Signal light peak power is calculated from the bit rate of signal light to be measured, the average input power measured by the input power measuring part and signal light pulsewidth, and light noise power of the signal light is calculated from signal light peak power, sampling gate width and optical filter bandwidth of the optical sampling monitor, and the calculated Q_opt value.例文帳に追加

被測定信号光のビットレートと、入力パワー測定部が測定した平均入力パワーと、信号光パルス幅とから信号光ピークパワーを算出し、信号光ピークパワーと、光サンプリングモニタのサンプリングゲート幅および光フィルタ帯域幅と、算出されたＱ_ｏｐｔ値とから信号光の光ノイズパワーを算出する。 - 特許庁

A D-FF (flip-flop) 21 for IT-delaying an EFM signal according to EFMCK and a selecting circuit 23 for selecting the OR gate output of its output signal and the EFM signal or the IT-delayed EFM signal according to information indicating the shortening/extension of a pulse width are connected to the previous stage of the delay circuit 10.例文帳に追加

遅延回路１０の前段には、EFM信号をEFMCKに従って１Ｔ遅延させるＤ−ＦＦ２１と、その出力信号とEFM信号とのＯＲゲート出力もしくは１Ｔ遅延EFM信号のいずれかを、パルス幅の短縮／伸張を示す情報に応じて選択する選択回路２３を接続する。 - 特許庁

When a semiconductor substrate 11 composed of 4H-SiC having a crystal structure of a hexagonal crystal, gate trenches (first trenches) 21 and Schottky barrier trenches (second trenches) 22 each having a predetermined trench width are alternately arranged at a distance from each other in a surrounding manner in a shape of a regular hexagon.例文帳に追加

結晶構造として六方晶を成す４Ｈ−ＳｉＣで構成された半導体基板１１を用いた際に、ゲートトレンチ（第１トレンチ）２１とショットキーバリアトレンチ（第２トレンチ）２２とは、それぞれ所定の溝幅で互いに所定の間隔をあけて交互に取り囲む正六角形となるように形成される。 - 特許庁

The power amplifying device comprises, at its output circuit portion, a pair of FETs (output transistors) 712, 713 of different conduction types including conductive channels connected in series between a power supply voltage and a ground, each of the transistors receiving at its gate a signal performing pulse width modulation on an audio signal as a control signal.例文帳に追加

電力増幅装置は、その出力回路部分において、オーディオ信号をパルス幅変調した信号を制御信号としてそれぞれのゲートに受け、電源電圧と接地との間に直列に接続された導電チャンネルを有する異なる導電型の１対のＦＥＴ（出力トランジスタ）７１２，７１３を備える。 - 特許庁

The semiconductor device includes the transistor having a source-drain region and a channel region in a semiconductor substrate made of a predetermined crystal, and an extension region provided with the channel region interposed from a gate-width direction and where an epitaxial crystal having a lattice constant different from that of the predetermined crystal is buried.例文帳に追加

所定の結晶からなる半導体基板内にソース・ドレイン領域およびチャネル領域を有するトランジスタと、ゲート幅方向から前記チャネル領域を挟むように設けられ、前記所定の結晶と異なる格子定数を有するエピタキシャル結晶が埋め込まれた拡張領域と、を備えた半導体装置を提供する。 - 特許庁

A driver circuit 10 produces first and second gate voltages Vg1 and Vg2 to be applied on the gates of a switching transistor M1 and a synchronous rectification transistor M2 based on a pulse width modulation signal Vpwm subjected to duty ratio control such that the output voltage Vout from a switching regulator approaches a predetermined reference voltage.例文帳に追加

ドライバ回路１０は、スイッチングレギュレータの出力電圧Ｖｏｕｔが所定の基準電圧に近づくように、そのデューティ比が制御されるパルス幅変調信号Ｖｐｗｍにもとづき、スイッチングトランジスタＭ１および同期整流用トランジスタＭ２のゲートに印加すべき第１、第２ゲート電圧Ｖｇ２を生成する。 - 特許庁

The shutter curtain 5 is formed by including a hard part by a gate-shaped slat continuously arranged body 32 of forming a width directional part of a lower part as a defective part 31 and a soft part by a flexible sheet 33 arranged in the defective part 31, and the object existing on a floor of the doorway 4 abuts on the soft part when the shutter curtain moves downward for closing.例文帳に追加

シャッターカーテン５は、下部の幅方向の一部が欠部３１となった門形状のスラット連設体３２による硬質部と、欠部３１に配置された可撓性シート３３による軟質部を含んで形成され、シャッターカーテンが下降の閉鎖移動しているときに出入口４の床に存在する物体が軟質部に当接するようにする。 - 特許庁

When a gate width direction is set as a vertical direction, the middle point is set as an origin and a distance between a MOS transistor and a diffusion layer adjacent to the MOS transistor is set as a vertical direction adjacent diffusion layer distance, the vertical direction adjacent diffusion layer distance is specified as a function of a vertical direction distance to be changed according to a position X in the longitudinal direction of the channel.例文帳に追加

そして、ゲート幅方向を縦方向とし、その中点を原点としてそのＭＯＳトランジスタとそのＭＯＳトランジスタの隣の拡散層との距離を縦方向隣接拡散層距離とするとき、その縦方向隣接拡散層距離を、そのチャネル長方向の位置Ｘに応じて変化する縦方向の距離の関数として特定する。 - 特許庁

One layer is formed by plural times of exposure including high- resolution exposure using plural fine patterns (gate finger parts) and plural phase shift patterns (shifters) which are respectively arranged on both sides in the fine line width direction of the fine patterns and negate the interference of light by the phase difference of the light passing the same and ordinary exposure exclusive of the fine pattern points.例文帳に追加

複数の微細パターン（ゲートフィンガ部）と、当該微細パターンの微細線幅方向両側にそれぞれ配置され、透過する光の位相差により光の干渉を打ち消す複数の位相シフトパターン（シフタ）と用いた高解像度露光と、微細パターン箇所以外の通常露光とを含む複数回露光により一つの層を形成する。 - 特許庁

Initial threshold voltage at which a memory cell 11 stored in a storage means 16 is in an initial state or in a state after erasure of data and threshold voltage after data is written by applying a pulse of which at least one of time width and a voltage value is smaller than a pulse for obtaining optimum threshold voltage outputted from a gate voltage applying means 14 are obtained and recorded by hardware processing.例文帳に追加

記憶手段１６に記憶させたメモリセル１１が初期状態又はデータ消去後の初期閾値電圧と、ゲート電圧印加手段１４から出力された最適な閾値電圧を得るためのパルスよりも時間幅及び電圧値の少なくとも一方が小さいパルスを印加してデータ書き込み後の閾値電圧と、をハードウェア処理により取得・記録する。 - 特許庁

To provide an input/output structure of a semiconductor by which a high frequency power amplifier can be made small-sized and low-priced by making it possible to greatly reduce phase differences between width-directional center parts and edge parts of the gate electrode and drain electrode of an FET and improve the maximum capable power gain and power addition efficiency of a part of the FET.例文帳に追加

ＦＥＴのゲート電極、ドレイン電極の幅方向での中央部とエッジ部の位相差を大幅に低減し、ＦＥＴ１部の最大有能電力利得および電力付加効率を向上させることが可能となり、高周波電力増幅器の小形化、低価格化が可能となる半導体の入出力構造を提供すること。 - 特許庁

A controller 12 lowers an anode voltage lower than a voltage at which a phosphor is not luminous and makes a pulse whose width is narrow to be generated by controlling a gate voltage control circuit 16 to make electrons to be emitted from the emitter and then, the tip of the emitter generates heat by the electron emission and absorbed gass is removed from the tip and the tip of the emitter is cleaned.例文帳に追加

１フレーム毎のブランキング期間を利用して、コントローラ１２は、アノード電圧を蛍光体が光らない電圧より低くし、ゲート電圧制御回路１６を制御し、パルス幅の狭いパルスを発生させ、エミッタから電子を放出させ、この電子放出によりエミッタ先端が発熱し、吸着ガスが離脱し、エミッタ先端がクリーニングする。 - 特許庁

To solve the problem that, when a minimal-width pulse signal is output from the generation means of a PWM signal in a conventional switching power supply circuit, the on/off-speed of an output transistor cannot follow the pulse signal, thus causing a gate drive loss that does not contribute to the control of an output voltage, and the wasteful consumption of a drive current.例文帳に追加

従来のスイッチング電源回路においては、ＰＷＭ信号の発生手段から微小幅パルス信号が出力された場合、出力トランジスタのオン・オフ速度が、このパルス信号に追従できないため、出力電圧の制御には寄与しないゲート駆動損失が発生して、無駄な駆動電流を消費することとなってしまう。 - 特許庁

Current capacity of the FET at a high frequency signal input side is made greater than current capacity of the FET at a high frequency signal output side in the FETs of the multi-stage configuration to improve the maximum input power and the gate width of the FET at the high frequency signal output side is made to be narrower to prevent deterioration in the isolation characteristics.例文帳に追加

多段化したＦＥＴのうち、高周波信号入力側のＦＥＴの電流容量を高周波信号出力側のＦＥＴの電流容量よりも大きくすることにより最大入力電力を向上させるとともに、高周波信号出力側のＦＥＴのゲート幅を小さくすることによりアイソレーション特性の劣化を防ぐ。 - 特許庁

After a lapse of a first predetermined time from a first time point, at which the microphone collects a first clap sound and the edge pulse generator generates a first edge pulse corresponding to the first clap sound, the determination processing circuit 111 generates a first gate having a first time width for detecting whether a second clap sound is generated or not.例文帳に追加

判定処理回路１１１は、マイクが最初の拍手音を収音し、エッジパルス生成器が最初の拍手音に対応した第１のエッジパルスを生成した第１の時点から第１の所定の時間が経過した後に、２回目の拍手音が発生されたか否かを検出するための第１の時間幅を有する第１のゲートを生成する。 - 特許庁