「gate width」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

In the method of manufacturing an exposure mask which is used to perform pattern exposure with a high resolution by shifting the phase of light transmitting both sides in the line width direction of a mask pattern, high-precision patterns requiring line width precision and high-resolution patterns requiring pattern exposure with high resolution are extracted from gate patterns (design patterns) (S2).例文帳に追加

マスクパターンの線幅方向両側を透過する光の位相をシフトさせることで高解像度のパターン露光を行う際に用いられる露光マスクの作製方法であって、ゲートパターン（設計パターン）の中から、線幅精度が要求される高精度パターンと、高解像度でのパターン露光が要求される高解像度パターンとを抽出する（Ｓ２）。 - 特許庁

Then, the width of a depletion layer 6 is adjusted, by controlling reverse bias applied between the p-type region 2 and the n-type region 3 and a positive voltage applied to the gate electrode 5, thus making the capacitance value of the semiconductor variable capacitance capacitor changed.例文帳に追加

そして、Ｐ型領域２およびＮ型領域３間に加える逆バイアスと、ゲート電極５に加える正の電圧とを制御して空乏層６の幅を調節することで、半導体可変容量コンデンサの容量値を変化させる。 - 特許庁

To form a buried layer self-aligned with a gate and a channel by solving the problem when introducing a buried layer, which is heavily-doped with impurities, having an opposite conductivity which is opposite to the conductivity of the source and the drain, along the width of a channel.例文帳に追加

ソースおよびドレインの導電型とは反対の導電型を有する高濃度にドープされた埋め込み層をチャネルの幅に沿って導入する際の問題点を解決し、ゲートおよびチャネルにセルフアラインされる埋め込み層を形成する。 - 特許庁

To provide a method of manufacturing a semiconductor device improving filling nature of an insulating film in a space between gate lines and freely adjusting the opening width for a junction region to improve process reliability and electrical characteristics of the device.例文帳に追加

ゲートライン間の区間で絶縁膜の埋め込み特性を向上させ、接合領域の開放幅を自由に調節して工程の信頼性及び素子の電気的特性を向上させることが可能な半導体素子の製造方法を提供する。 - 特許庁

A gate pulse generating section 4 multiplies a prescribed coefficient α, denoting a relationship between a level of the pulsive noise Nz and a time width T of the noise component Nzmd caused to the demodulated signal Smd, with the crest value h to calculate an adjustment crest value (α×h).例文帳に追加

ゲートパルス生成部４が、パルス性ノイズＮzのレベルと復調信号Ｓmdに生じるノイズ成分Ｎzmdの時間幅Ｔとの関係を示す所定係数αを、波高値ｈに乗算することで調整波高値（α×ｈ）を演算する。 - 特許庁

A material of high resistance value such as aluminum is used as a wiring line 81 between a scan line 31 and a gate electrode of a writing transistor 23, and its wiring length is extended, or its wiring width is narrowed, thereby resistance component R is inserted.例文帳に追加

走査線３１と書込みトランジスタ２３のゲート電極との間の配線８１としてアルミニウム等の高抵抗値の材料を用い、その配線長を長くする、またはその配線幅を狭くすることで抵抗成分Ｒを介在させる。 - 特許庁

The channel region 107 includes: a central region 107a connecting the source region 105 and the drain region 106 and having an approximately rectangular shape; and protruded regions 107b and 107c protruding from one side end of the central region in a gate width direction.例文帳に追加

チャネル領域１０７は、ソース領域１０５とドレイン領域１０６とを繋ぐ略矩形状の中央領域１０７ａと、ゲート幅方向において中央領域の側端から突出する凸状領域１０７ｂ，１０７ｃとを含む。 - 特許庁

To provide a method for manufacturing a field effect transistor for reducing distance between a gate electrode and a trench to zero not depending on alignment accuracy and moreover for making narrower an aperture width of the trench not depending on aperture capability of a stepper.例文帳に追加

位置合わせの精度に依存しないでゲート電極とトレンチとの間の距離をゼロにすることができ、さらにステッパーの開口能力に依存しないでトレンチの開口幅を狭くすることの可能な電界効果トランジスタの製造方法を提供する。 - 特許庁

To provide a semiconductor device and a manufacturing method therefor in which reduction of occupied area and securement of gate width are realized by using a simple method, and miniaturization is made possible regardless of minimum working dimension decided by the capability of photolithography.例文帳に追加

占有面積の低減とゲート幅の確保を簡単な方法を用いて実現でき、さらには、ホトリソグラフィーの能力で決定される最小加工寸法によらず微細化を可能とすることができる半導体装置およびその製造方法を提供する。 - 特許庁

An opening (a rear load chamber opening) is formed on the rear part of the load chamber, of which the bottom is occupied by a trunk floor mat 64 covering a rear floor panel 69, wherein the tail gate 1 is opened and closed in a rotating manner around a rotating shaft extending along the vehicle width on the lower side of the opening.例文帳に追加

テールゲート１は、リヤフロアパネル６９を覆うトランクフロアマット６４が底部をなす荷室の後部に形成された開口（後部荷室開口）を、その開口の下辺において車幅方向に延びる回転軸廻りに開閉する。 - 特許庁

An amplifier device (FET) is employed for a peak amplifier 2 of the Doherty amplifier, the amplifier device having a nearly equal saturation drain current to that of a carrier amplifier 1, the same gate width (equivalent to nearly equal saturation power) as that of the carrier amplifier 1, and about a half the pinch-off voltage of that of the carrier amplifier 1.例文帳に追加

ドハーティ増幅器において、ピーク増幅器２にキャリア増幅器１と飽和ドレイン電流がほぼ等しく、ゲート幅が同一（飽和電力がほぼ等しいことと同じ）でピンチオフ電圧がおよそ半分の増幅デバイス（ＦＥＴ）を使用する。 - 特許庁

A layout apparatus stores a plurality of cells which are classifiable into a first classification for identifying capacitor cells having different sizes by frequency characteristic correlating with gate width of a capacitor and a second classification for identifying capacitor cells having different frequency characteristics by cell size.例文帳に追加

キャパシタのゲート幅と相関する周波数特性別にサイズの異なるセルを識別するための第１の分類と、周波数特性の異なるセルをサイズ別に識別するための第２の分類とに分類可能な複数のセルを記憶する。 - 特許庁

Thus, an alcove partition A superior in an appearance can be formed by eliminating a step difference between the gate door 1 and the fence 2, uniformizing the aspect width, and eliminating a complicated feeling, by substantially additionally using the beam materials and the attaching columns, by using a member for the detached house.例文帳に追加

これによって戸建住宅用の部材を用い，ビーム材，添設支柱程度を追加使用して，門扉１とフェンス２の段差の解消，見付幅の均等化，煩雑感の解消を行なって外観良好なアルコーブ仕切Ａとすることができる。 - 特許庁

A field-effect transistor Q1 is turned on between a gate and a source through the Zener diode ZD1 with DC voltage through a starter resistor R2, and pulse starting voltage having a pulse width of 500 μs is applied to the arc tube 13 with a starter 36.例文帳に追加

始動手段36により発光管13に、ツェナダイオードZD1 を透して電界効果トランジスタQ1のゲート・ソース間が起動抵抗R2を介した交流電圧により電界効果トランジスタQ1がオンして、パルス幅５００μｓのパルス状の始動電圧を印加する。 - 特許庁

The semiconductor device 100 includes a transistor with a substrate 102 on which source and drain regions 112 and 113, both of a first conductivity type, and a channel region 108 of a second conductivity type between the source and drain are formed, and a gate electrode 122 formed in the channel region 108 to bury a trench 162 formed so the depth thereof changes intermittently in the width direction of the gate.例文帳に追加

半導体装置１００は、第１導電型のソース領域１１２およびドレイン領域１１３、これらの間に第２導電型のチャネル領域１０８が形成された基板１０２と、チャネル領域１０８において、ゲート幅方向に断続的に深さが変化するように形成されたトレンチ１６２を埋め込むように形成されたゲート電極１２２とを有するトランジスタを含む。 - 特許庁

The gate electrode 363, together with a gate dielectric layer 362, covers a top surface 306 of one part of the U-shaped fin 305, and two sidewalls 307 which reside the opposite position, and a bottom 320 of one part of a recess 319, which resides in the U-shaped fin 305 and opposing two sidewalls 364, and substantially increases the width of the channel region that allows flow of a current.例文帳に追加

ゲート電極３６３は、ゲート誘電体層３６２とともに、Ｕ字形フィン３０５の一部の上側表面３０６及び反対の位置にある２つの側壁３０７、並びにＵ字形フィン３０５の中にある凹部３１９の一部の底面３２０及び向かい合って位置する２つの側壁３６４を覆い、電流を流すチャネル領域の幅を実効的に増やす。 - 特許庁

Thus, the lower source region 5b and lower drain region 6b are formed in the source region and drain region, and consequently current concentration above a channel region 9 caused as a gate length L becomes shorter is suppressed to make a current flow uniformly over the entire channel region 9, so that an effective gate width is widened by the uneven structure formed in the well region 2.例文帳に追加

このように、ソース領域、ドレイン領域に下部ソース領域５ｂ、下部ドレイン領域６ｂを形成することにより、ゲート長Ｌが短くなるにつれて生じるチャネル領域９の上方の電流集中を抑えチャネル領域９全体に均一に電流を流すことができるようになり、ウェル領域２に形成された凹凸構造によって実効的なゲート幅が広がる。 - 特許庁

The brushless motor incorporates a motor drive comprising an insulated gate switching element group for supplying power to motor windings 5 of a plurality of phases, an HVIC 2 for driving the insulated gate switching element group, and a predrive IC generating a PWM signal fed to the HVIC 2 wherein a narrow width pulse cancel means 1 is provided at the input terminal of the HVIC 2.例文帳に追加

複数相のモータ巻線５に電力を供給する絶縁ゲート型スイッチング素子群と、前記絶縁ゲート型スイッチング素子群を駆動するＨＶＩＣ２と、ＨＶＩＣ２へ入力するＰＷＭ信号を発生するプリドライブＩＣとで構成されたモータ駆動装置を内蔵したブラシレスモータであって、ＨＶＩＣ２の入力端子に狭幅パルスキャンセル手段１を設ける構成としたものである。 - 特許庁

By using a photomask or a reticle formed with an auxiliary pattern having a light intensity reduction function formed of a diffraction grating pattern or a translucent film, the width of a region with a small thickness of a gate electrode can be freely set, and the widths of two LDD regions capable of being formed in a self-aligned manner with the gate electrode as a mask can be different in accordance with the each circuit.例文帳に追加

回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることによって、ゲート電極の膜厚の薄い領域の幅を自由に設定でき、そのゲート電極をマスクとして自己整合的に形成できる２つのＬＤＤ領域の幅を個々の回路に応じて異ならせることができる。 - 特許庁

To provide a transistor and its manufacturing method which prevents a leakage current of the source/drain in the LOCOS or shallow trench isolation(STI) process, improves the refresh characteristics of DRAM to avoid damaging a gate oxide film, and reduces the reverse narrow width effect, junction L/C and GOI to improve the characteristics of the transistor, thereby improving the characteristics and the yield of the element.例文帳に追加

ロコス（LOCOS）工程やエス・ティー・アイ（Shallow Trench Isolation：STI）工程時にソース／ドレインの漏洩電流（leakage current）発生を防ぎ、DRAMのリフレッシュ（Refresh）特性を向上させてゲート酸化膜の損傷を防ぎ、逆狭小幅効果（reverse narrow width effect）、接合Ｌ／Ｃ及びGOIを減少させてトランジスタの特性を向上させるため、素子の特性及び収率を向上させることが可能な、トランジスタ及びその製造方法を提供する。 - 特許庁

To provide a selecting method of an exposing method in which selection of an exposing technique corresponding to a real chip layout design is realized and required gate line width control is attained, when the exposing method is selected to perform pattern transfer for a mask pattern by the selected exposing method.例文帳に追加

露光方法を選択し、選択した露光方法によりマスクパターンのパターン転写を行う際、実チップレイアウト設計に対応した露光技術の選択を可能にし、要求されるゲート線幅制御を達成できる、露光方法の選択方法を提供する。 - 特許庁

The ramp-up generation part 603 supplies the voltage to a driving signal output part 62 so that a signal applied to the ramp-up generation part 603 has predetermined gradient while adjusting channel width by a variable resistor VR1 installed at a gate edge of a switch Q8.例文帳に追加

上昇ランプ発生部６０３は、スイッチＱ８のゲート端に設置された可変抵抗ＶＲ１でチャネル幅を調節しながら、上昇ランプ発生部６０３に印加された信号が所定勾配を持つようにして駆動信号出力部６２に供給する。 - 特許庁

Then, if it is defined that the width of a part arranged in the outside of the groove 5 from between the gate extraction electrode 8 and the resistivity of an n^- type single-crystal silicon layer 1B are CHSP and ρ (Ω cm), respectively, the CHSP is set to satisfy the relation: CHSP≤3.80+0.148ρ.例文帳に追加

その際、ゲート引き出し電極８のうち溝５の外部に配置された部分の幅をＣＨＳＰとし、ｎ^−型単結晶シリコン層１Ｂの抵抗率をρ（Ω・ｃｍ）とすると、ＣＨＳＰ≦３．８０＋０．１４８ρとなるようにそのＣＨＳＰを設定する。 - 特許庁

To provide a method for suppressing generation of a facet and forming a sidewall (SW) width suitable for each of transistors when forming transistors having different length on one substrate and at least ESD structure is applied to the transistor having the long gate length.例文帳に追加

一つの基板上にゲート長の異なるトランジスタを形成し、ゲート長の長いトランジスタに対して少なくともＥＳＤ構造を適用する場合に、ファセットの発生を抑制し、それぞれのトランジスタに適したサイドウォール（ＳＷ）幅を形成する方法を提供する。 - 特許庁

The standard cell has a pair of wiring elements (11, 12; 13, 14) extending over the full width of the cell at a predetermined position thereof, and supplying the source voltage and the substrate voltage of an insulated gate field effect transistor of a predetermined conductivity type, respectively.例文帳に追加

スタンダードセルは、当該セルにおける所定の位置において当該セルの幅一杯に延び、所定の電導型の絶縁ゲート電界効果トランジスタのソース電圧及び基板電圧をそれぞれ供給するための一対の配線要素（１１，１２；１３，１４）を備えている。 - 特許庁

At least one cutout having necessary depth and width is provided on the head top parts of the consolidation gate and bank and the deflector of the cascade timber at any position so that fishes can run to the upstream even if a river flow rate is below a normal flow rate.例文帳に追加

河川流量が平水流量以下であっても魚が遡上し得る如く、前記カスケード工の床固め堰堤及びデフレクターの各頭頂部の何れかの箇所に、必要な深さと幅を有するそれぞれ少なくとも１つの欠口が設けられている。 - 特許庁

By adding a 3rd capacitive element for impedance matching purpose to the semiconductor switch circuit in order to match the impedance at the operating frequency when viewing from 1st, 2nd and 3rd terminals with 50 ohms, the gate width of field effect transistors used for the semiconductor switch elements can be reduced.例文帳に追加

第１端子、第２端子、第３端子から見た使用周波数でのインピーダンスを５０Ωに合わせるためにインピーダンスマッチング用の第３キャパシタ素子を付加することで、半導体スイッチ素子に用いる電界効果トランジスタのゲート幅を小さくすることができる。 - 特許庁

To provide a method for producing sintered ore where split gate control is performed without using the temperature of a sintering raw material in a sintering pallet, unevenness in firing in the width direction of the sintering pallet is reduced, and the yield of sintered ore can be improved.例文帳に追加

焼結パレット内の焼結原料の温度そのものを用いることなく分割ゲート制御を行ない、焼結パレット幅方向における焼成ムラを小さくして、焼結鉱の歩留まりを改善できる、焼結鉱の製造方法を提供すること。 - 特許庁

The semiconductor device has a drain drift region including a RESURF region formed on a semiconductor substrate, the drain drift region and/or the RESURF region having a diffusion region having a lower surface in a wave shape in a gate width direction.例文帳に追加

半導体基板上に形成したリサーフ領域を含むドレインドリフト領域を備える半導体装置であり、ドレインドリフト領域及び／又はリサーフ領域がゲート幅方向に波型（ウェーブ）状の下面形状の拡散領域を有することにより上記課題を解決する。 - 特許庁

To provide a thin and compact gate door adjusting hinge capable of obtaining a wider adjusting width, having a right and left adjustable mechanism so as to enable it to make fine adjustment and having an upper side hinge slip prevention means with high workability so as to enable it to firmly fix and having the excellence in an architectural design.例文帳に追加

大きな調整幅を得、かつ微調整も可能とした左右調整機構を有し、強固な固定も可能で、加工性のよい上側丁番の抜け止め手段を有し、薄くコンパクトで意匠的にも優れた門扉用調整丁番を提供する。 - 特許庁

On the other hand, active width Lc of the gate end at the side of a capacitor for information accumulation of the MISFET for memory cell selection is set narrower than the minimum machining dimensions, thus increasing the influence of the boron segregation to the insulating film for composing the element separation region (a).例文帳に追加

一方、メモリセル選択用ＭＩＳＦＥＴの情報蓄積用容量素子側のゲート端の活性幅Ｌｃを最小加工寸法よりも狭くすることにより、素子分離領域ａを構成する絶縁膜へのボロン偏析の影響を大きくする。 - 特許庁

A part where a diffusion layer 1 of a transistor and a basic pattern OP of a gate pattern overlap with each other is computed, patterns of specific width are formed on both the sides of the overlap part, and both the sides of the pattern are extended to outside the diffusion layer 1 to obtain a pattern P3 of the phase shifter.例文帳に追加

トランジスタの拡散層１とゲートパターンの基本パターンＯＰとの重複部分を算出し、重複部分の両側に所定幅のパターンを生成し、前記パターンの両側を拡散層１外まで延長して、位相シフタのパターンＰ３として生成する。 - 特許庁

A 1st voltage divider circuit 21 includes a 2nd MOS transistor 3 as a divider element of the same characteristic (having the same gate width and length) as a 1st MOS transistor 4 for sample and hold, and generates a voltage correspondingly to a variation in a resister value of the 2nd MOS transistor 3.例文帳に追加

第１の電圧分割回路２１は、サンプルホールド用の第１のＭＯＳトランジスタ４と同一特性（ゲート幅、ゲート長が同一）の第２のＭＯＳトランジスタ３を分圧素子として含み第２のＭＯＳトランジスタ３の抵抗値の変化に応じた電圧を発生する。 - 特許庁

In fabrication of the array substrate for liquid crystal display device according to a new four-mask process, an island-like active layer is formed on the above part of a gate electrode and an opaque metal pattern of a small width is formed on one end of a transparent pixel electrode.例文帳に追加

本発明は、新しい４マスク工程による液晶表示装置用アレイ基板の製作において、ゲート電極の上部に、アクティブ層をアイランド状で構成して、透明な画素電極の一端に不透明な金属パターンを小幅で構成することを特徴とする。 - 特許庁

For keeping a process margin forming a recess region of the semiconductor device, a channel length of gate is increased by forming the bar shaped protruding portion at the bottom portion of the recess region, or the width of the channel is increased.例文帳に追加

半導体素子のリセス領域を形成する工程マージンを確保するため、リセス領域の底部分にバー形態の突出部を形成することによりゲートのチャネル長を増加させるか、チャンネルの広さを増加させ、半導体素子の電気的特性を向上させる。 - 特許庁

The electrophoretic display device is characterized in that a gate width of a P-MOS transistor 71 constituting a transfer inverter 70t of a latch circuit 70 is larger than that of a P-MOS transistor 73 constituting a transfer inverter 70f of the latch circuit 70.例文帳に追加

本発明の電気泳動表示装置は、ラッチ回路７０の転送インバータ７０ｔを構成するＰ−ＭＯＳトランジスタ７１のゲート幅が、ラッチ回路７０の帰還インバータ７０ｆを構成するＰ−ＭＯＳトランジスタ７３のゲート幅よりも大きいことを特徴とする。 - 特許庁

A plurality of pixels including a photoelectric conversion device PD and a pixel transistor are arranged, and a channel width of a transfer gate 21 in the transfer transistor of the pixel transistors is formed wider on the side of a floating diffusion (FD) region 20 than on the side of the photoelectric conversion device PD.例文帳に追加

光電変換素子ＰＤと画素トランジスタからなる画素が複数配列され、画素トランジスタのうちの転送トランジスタにおける転送ゲート２１のチャネル幅が、前記光電変換素子ＰＤ側よりフローティングディフージョン（ＦＤ）領域２０側で広くして成る。 - 特許庁

A channel part CH, where the source electrode SD1 and the drain electrode SD2 of the thin-film transistor constituting the gate drive circuit face each other, has such a shape as to bend on a plane substantially in parallel with the substrate SUB1, and the channel width CHW is equal to A+B+C+D.例文帳に追加

このゲート駆動回路を構成する薄膜トランジスタのソース電極ＳＤ１とドレイン電極ＳＤ２が対向するチャネル部ＣＨを、基板ＳＵＢ１と略平行な面上で屈曲した折れ曲がり形状とし、チャネル幅ＣＨＷをＡ＋Ｂ＋Ｃ＋Ｄとした。 - 特許庁

The element isolation insulation film 6 is provided with a projected pattern part 6a which is projected to the side of the element isolation insulation film facing across the element active region on a planar pattern and the gate electrode crosses on the element active region, whose width is narrowed by the projected pattern part 6a.例文帳に追加

素子分離絶縁膜６は、平面パターン上で素子能動領域を挟んで対向する素子分離絶縁膜側に突出する凸状パターン部６ａを有し、凸状パターン部６ａにより幅が細くなった素子能動領域部分上をゲート電極が交叉している。 - 特許庁

When wall spacers are formed on both side surfaces of a gate pole, the distance between a silicide and a channel can be shortened, by advancing a silicide process, after removing a fixed width of a semiconductor substrate both sides of the wall spacers by adjusting the amount of etching gas.例文帳に追加

ゲート電極の両側面に側壁スペーサを形成する時、エッチングガスの量を調節して側壁スペーサの両側の半導体基板の一定厚さを除去した後、シリサイド工程を進行することにより、シリサイドとチャネルとの間の距離を短縮させることができる。 - 特許庁

In the field effect transistor comprising gates each having a length of 10 nm or less and a conductive channel having a width maintained at 1/2 to 1/4 of the length of the gate so that the gates are disposed at least at two sides of the channel, a device having a complete depletion layer is formed without considering the off current.例文帳に追加

ゲート長さが１００ｎｍ以下で、導電チャネルの幅をゲート長さの１／２〜１／４に維持し、ゲートを導電チャネルの少なくとも２つの側部の上に配置した電界効果トランジスタにおいて、オフ電流を考慮することなく完全な空乏層を含むデバイスを形成する。 - 特許庁

The third gate electrodes TX3_1 and TX3_2 have a first electrode portion TX3a located between a third semiconductor area FD3 and the light receiving area and a second electrode portion TX3b that is overlapped with the light receiving area and has a width in a second direction narrower than the first electrode portion.例文帳に追加

第３ゲート電極ＴＸ３_１，ＴＸ３_２は、第３半導体領域ＦＤ３と受光領域との間に位置する第１電極部分ＴＸ３ａと、受光領域と重複し且つ第２方向での幅が第１電極部分よりも狭い第２電極部分ＴＸ３ｂと、を有する。 - 特許庁

In addition, since a size of the switch SW1 may not be increased by enlarging the gate width of the MOS transistor included in the switch SW2, fluctuation of potential can be controlled at a node N3 when the switch SW1 is turned to the non-continuity from the continuity.例文帳に追加

また、スイッチＳＷ２に含まれるＭＯＳトランジスタのゲート幅を大きくすることにより、スイッチＳＷ１のサイズを大きくしなくてもよいので、スイッチＳＷ１が導通状態から非導通状態に変化したときのノードＮ３での電位の変動を抑えることができる。 - 特許庁

At least parts of upper surfaces of the first and second regions 2a and 2b are recessed from an upper surface of the element formation region 1 to a depth which is ≥5% of a channel width W, and the gate electrode 4 is partially present in each of the recesses 7.例文帳に追加

第１領域２ａ及び第２領域２ｂの上面の少なくとも一部分ずつは、素子形成領域１の上面よりも下に、チャネル幅Ｗの５％以上の深さに凹んでおり、それら凹み７内にもゲート電極４の一部分ずつが存在している。 - 特許庁

The molding portion 19 includes a vertical rib 19f which comes into contact with the main weather strip 13 when the rear gate 5 is closed and which extends vertically outside of the contact portion, and a horizontal rib 19e which is positioned below a vehicle body rearward side face on the opposite side to the vertical rib 19f and which extends in the vehicle width direction.例文帳に追加

型成形部１９は、リアゲート５を閉じたときにメインウエザストリップ１３に接触し、この接触部より外側に、上下方向に伸びる縦リブ１９ｆを備え、縦リブ１９ｆと反対側の車体後方側面の下部には、車幅方向に延びる横リブ１９ｅを備える。 - 特許庁