「gate width」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The width X of the source region 5 adjacent to the memory gate electrode 3 is set wider than the width Y of the drain region 6 adjacent to the control gate electrode 4 in the direction in which the memory electrode 3 and the control gate electrode 4 are extended.例文帳に追加

メモリゲート電極３、コントロールゲート電極４、ソース領域５およびドレイン領域６を有する半導体装置において、メモリゲート電極３およびコントロールゲート電極４が延伸する方向の幅であって、メモリゲート電極３に隣接するソース領域５の幅Ｘをコントロールゲート電極４に隣接するドレイン領域６の幅Ｙに比べて長くする。 - 特許庁

As stated above, the surface of a part of the source region 12 and the drain region 13 is formed lower than the other regions, whereby a current flowing concentratedly on an upper face of the recess concerned of the gate electrode 10 flows uniformly in the entire trench 8, and an effective gate width of the recess formed so that its depth changes in the gate width direction is widened.例文帳に追加

このように、ソース領域１２とドレイン領域１３の一部の表面を他よりも低くすることにより、ゲート電極１０の当該凹部上面に集中して流れていた電流がトレンチ部８の全体に一様に流れるようになり、ゲート幅方向に深さが変化するように形成された凹部の実効的なゲート幅が広がる。 - 特許庁

A control gate line CGL is connected to a plurality of memory cells MC arrayed in a y direction side by side in common and arrayed extending in the y direction, and the control gate line CGL has a first width D2 on the element region 10 and a second width D1 wider than the first width D2 on the element isolation region 20.例文帳に追加

ｙ方向に並んで配列された複数のメモリセルＭＣに共通に接続されｙ方向に延びるように制御ゲート線ＣＧＬが配列され、制御ゲート線ＣＧＬは素子領域１０上では第１の幅Ｄ２を有する一方素子分離領域２０上では第１の幅Ｄ２より広い第２の幅Ｄ１を有する。 - 特許庁

In a MISFETQ, although the mask 10 is used to expose a gate electrode pattern having a larger gate length Lg, similarly the mask 20 is used to expose a connecting interconnection section which has a fine interconnection width Wj and a contact section having a contact width Wp.例文帳に追加

MISFETＱにおいて、レベンソン位相シフトマスク１０は最も微細なゲート長Ｌｇを持つゲート電極のパターンを露光し、ハーフトーン位相シフトマスク２０はゲート長Ｌｇよりは大きいが同様に微細な配線幅Ｗｊを持つ接続配線部、コンタクト幅Ｗｐを持つコンタクト部を露光する。 - 特許庁

An n-type MOS transistor has an active region STN surrounded by the element isolation region 3 where a width Xc in the longitudinal direction of the gate in the entire region Wc including the contact forming region with a contact plug 10b formed is formed of the same width in the breadthwise direction of the gate.例文帳に追加

一方、Ｎ型ＭＯＳトランジスタは、素子分離領域３に囲まれた活性領域ＳＴＮが、ゲート幅方向において、コンタクトプラグ１０ｂが形成されるコンタクト形成領域を含めた全領域Ｗｃでゲート長方向の幅Ｘｃが同じ幅で形成されている。 - 特許庁

When the area of a photo-electric conversion element of a light-shielded pixel is reduced or light-shielded pixels having no photo-electric conversion unit are arrayed, the gate width (channel width) and gate length (channel length) can be further increased, further reducing noise.例文帳に追加

また、遮光画素の光電変換素子の面積を削減すること、あるいは、光電変換素子を備えていない遮光画素を配列させることにより、ゲート幅（チャネル幅）およびゲート長（チャネル長）をより大きくすることできるので、さらにノイズを低減させることができる。 - 特許庁

There is provided the high-frequency switch equipped with: a through transistor connected between a first terminal and a second terminal; and a shunt transistor connected between the second terminal and the ground, characterized in that a gate width of the shunt transistor is narrower as compared with a gate width of the through transistor.例文帳に追加

第１の端子と第２の端子との間に接続されたスルートランジスタと、前記第２の端子と接地との間に接続されたシャントトランジスタと、を備え、前記シャントトランジスタのゲート幅は、前記スルートランジスタのゲート幅に比して狭いことを特徴とする高周波スイッチが提供される。 - 特許庁

In the shift device of vehicle, a shift gate 21 is provided with a first gate 21a having width larger than the outer diameter of a cylindrical part 11b of a knob 11, and second and third gates 21b, 21c having width smaller than the outer diameter of the cylindrical part 11 and larger than the outer diameter of a rod 10.例文帳に追加

この車両のシフト装置では、シフトゲート２１に、ノブ１１の円筒部１１ｂの外径よりも大きな幅を有する第１のゲート２１ａと、円筒部１１ｂの外径よりも小さくて且つ、ロッド１０の外径よりも大きい幅を有する第２及び第３のゲート２１ｂ，２１ｃとを設ける。 - 特許庁

In the liquid crystal display device, the pulse width of a gate-on signal applied to a line applied with a data signal differing in polarity from that of a data voltage applied to the last line is widened and the pulse width of a gate-on signal applied to a line applied with a data voltage with the same polarity is narrowed.例文帳に追加

液晶表示装置で、直前の行に印加されたデータ電圧に対して反転された極性のデータ電圧が印加される行に印加されるゲートオン信号のパルス幅を広げ、同一の極性のデータ電圧が印加される行に印加されるゲートオン信号のパルス幅を狭める。 - 特許庁

To provide a gate built-in type pump capable of being built-in in a gate without damaging the weight balance of the gate, effectively utilizing the width of a cannel, making the diameter of an impeller small to make light- weight, and preventing blockage.例文帳に追加

ゲートの重量バランスを損なうことなくゲートに内蔵することが可能であるともに、水路の幅を有効に利用することが可能で、羽根車の直径を小さくして、軽量化を図ることができ、しかも閉塞の生じにくいゲート内蔵式ポンプを提供する。 - 特許庁

The semiconductor device is provided with, on the upper side of a base 21: a plurality of gate electrodes 13 formed mutually parallel to a gate width direction 15; a base line part 17 formed extending to the gate length direction 11; and a plurality of main electrodes 19.例文帳に追加

半導体装置は、ゲート幅方向１５に互いに平行にかつ離間して形成されている複数のゲート電極１３と、ゲート長方向１１に延在して形成されている基線部１７と、複数の主電極１９とが下地２１の上側に設けられている。 - 特許庁

A thin-film transistor 10 has a gate insulating layer 4 prepared on a top surface of a substrate 2 such that it covers a gate electrode 3, and a source electrode 5 and a drain electrode 6 respectively prepared on a top surface of the gate insulating layer 4 with a predetermined channel length spacing width.例文帳に追加

薄膜トランジスタ１０は、基板２の上面には、ゲート電極３を覆うようにしてゲート絶縁層４が設けられ、ゲート絶縁層４の上面には、ソース電極５及びドレイン電極６が所定のチャネル長の離間幅をもって各々設けられている。 - 特許庁

A plurality of coins 500 are received by an inclined tray part 10, and temporarily stopped by a gate pin 30 erected at the inclined tray part 10, and the gate pin 30 is smoothly moved backward and forward to the width direction of the inclined tray part 10 by a gate pin driving control part 40.例文帳に追加

多数枚のコイン５００を傾斜トレイ部１０に受け入れ、傾斜トレイ部１０に立設されたゲートピン３０で一時的に堰き止め、その後ゲートピン駆動制御部４０によりゲートピン３０を傾斜トレイ部１０の幅方向にゆっくりと往復運動させる。 - 特許庁

The floating gate electrode 12 is so formed that its plane shape has a width W in a y direction in a part and has a width narrower than the width W in the other part by forming a recess formed by denting a side surface directed to the y direction.例文帳に追加

浮遊ゲート電極１２の平面形状は、一部においてｙ方向に幅Ｗを有する一方、他の部分においてｙ方向を向いた側面をくぼませた凹部を設けることにより、幅Ｗよりも狭い幅を有するように形成されている。 - 特許庁

Moreover, the device corrects a correction value of the gate-on voltage due to the polarities of write data or a correction value of a data signal pulse width according to the panel temperatures.例文帳に追加

また、書き込みデータ極性によるゲートオン電圧の補正量もしくはデータ信号パルス幅の補正量をパネル温度により補正する。 - 特許庁

An element region surrounded by an element isolation region 12 has a rectangular form with width W1 in the extension direction of an electrode of transfer gate 15.例文帳に追加

素子分離領域１２に取り囲まれた素子領域は、転送ゲートのゲート電極１５が延びる方向の幅がＷ１の方形を有する。 - 特許庁

To provide a semiconductor integrated circuit capable of improving the degree of integration of a CMOS circuit and suppressing variation in the gate width of a MOS transistor.例文帳に追加

ＣＭＯＳ回路の集積度を高め、かつＭＯＳトランジスタのゲート幅の変動を抑えることが可能な半導体集積回路を提供する。 - 特許庁

To provide a movable gate type field effect transistor, capable of increasing the magnitude of drain current by adopting a source-drain structure which increases a channel width.例文帳に追加

チャネル幅を大きくするソース・ドレイン構造を採用し、ドレイン電流の大きさを増加させる可動ゲート型電界効果トランジスタを提供する。 - 特許庁

To reduce mismatch and variation of Vt in consideration of gate width dependency of Avt (variation of Vt) in an MISFET.例文帳に追加

ＭＩＳＦＥＴにおけるＡｖｔ（Ｖｔばらつき）のゲート幅依存性を考慮し、Ｖｔミスマッチ及びＶｔばらつきを低減できるようにする。 - 特許庁

Side walls 32a of, for example, 38 nm in width are disposed on both sides of a gate electrode 29a of a transistor A having a small source-drain region.例文帳に追加

ソース・ドレイン領域が小さいトランジスタＡのゲート電極２９ａの両側には例えば幅が３８ｎｍのサイドウォール３２ａを配置する。 - 特許庁

The element substrate includes a substrate and two or more transistor elements provided on the substrate and formed such that each gate width is arranged in the same direction.例文帳に追加

基板と、当該基板上に設けられ、互いのゲート幅が同一方向に揃うように形成された複数のトランジスタ素子とを備える。 - 特許庁

To provide a semiconductor device having a horizontal DMOS, wherein the gate width per unit area is increased, while the breakdown strength is improved.例文帳に追加

単位面積当りのゲート幅を増大させると共に、耐圧を向上させ得る横型ＤＭＯＳを有する半導体装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit device that can reduce the pulse width with a delay smaller than a delay of a logic gate circuit.例文帳に追加

ロジックゲート回路の遅延量よりも小さい量でパルス幅を縮小することが可能な半導体集積回路装置を提供すること。 - 特許庁

To provide a gate for an infant with a simple structure, easy fixing, mounting, locking and unlocking and adjustment of a width of door, and high safety.例文帳に追加

構造が簡単で、ドアの幅の調整及び固定、取付、ロック及び解除が容易で、その上安全性の高い幼児用ゲートを提供する。 - 特許庁

To realize a most suitable High-k gate insulating film without causing an increase in STI width and a decrease in reliability.例文帳に追加

ＳＴＩ幅の増加や信頼性の低下を招くことなく、所定の導電型トランジスタ領域において最適なHigh-kゲート絶縁膜を実現する。 - 特許庁

Consequently effective channel width between a source 9 and the drain 10 is increased, and thereby a reading current to a fixed gate voltage is reduced.例文帳に追加

この結果、ソース９とドレイン１０との間の実効チャネル幅が増大し、従って、一定のゲート電圧に対する読取電流が減少する。 - 特許庁

To form a silicon fin with a width narrower than a gate length in a MOS transistor having a stereoscopic structure.例文帳に追加

本発明は、立体構造を有するＭＯＳトランジスタにおいて、ゲート長よりも幅の細いＳｉ−フィンを形成できるようにするものである。 - 特許庁

In operation, the desired operating voltage levels can be regulated by increasing and decreasing the pulse width of the control circuit output to the gate of the shorting transistor.例文帳に追加

動作中、望ましい動作電圧レベルは、短絡トランジスタのゲートへの制御回路出力のパルス幅を増減することにより調整できる。 - 特許庁

To measure a waveform whose pulse width or pulse level is random even by a semiconductor measuring instrument which does not have a setting function for a gate signal.例文帳に追加

ゲート信号の設定機能が付属していない半導体測定装置においてもパルス幅やパルスレベルがランダムな波形の測定を可能とする。 - 特許庁

In the dual-gate MOSFET, a narrow channel should be provided, thus increasing a current drive per layout width, and achieving low out conductance.例文帳に追加

この二重ゲートＭＯＳＦＥＴは狭いチャネルを特徴とし、これがレイアウト幅当たりの電流ドライブを増加し、低いアウト・コンダクタンスを提供する。 - 特許庁

A threshold value in the control gate channel region 6 has heterogeneity which changes continuously or stepwise with one direction change property from one end toward the other end in the gate width direction.例文帳に追加

制御ゲートチャネル領域６における閾値は前記ゲート幅方向において一方端から他方端に向かう一方向変化特性を持って連続的にまたは階段状に変化する不均一性を有している。 - 特許庁

An uneven structure (11a, 11b) is formed in a well region 2 in a gate-width direction, and a gate electrode 3 is formed in a recess 11a and on an upper surface part of a projection 11b.例文帳に追加

ウェル領域２にはゲート幅方向にウェル領域２に凹凸構造（１１ａ、１１ｂ）が形成されており、絶縁膜４を介して、凹部１１ａの内部及び凸部１１ｂの上面部にゲート電極３が形成されている。 - 特許庁

The tip portion of the sliding entrance gate A is formed to a cantilevered, projected and floated shape having a sufficient weight and a large width and thus it can be properly supported without losing the self-standing ability and stability in opening and closing operation of the sliding entrance gate A.例文帳に追加

引戸門扉Ａの先端部分は片持ち突出状に浮かし支持されるが引戸門扉Ａは重量が嵩む幅広のものであるから，引戸門扉Ａの自立性や開閉安定性が損われることもない。 - 特許庁

A low-voltage generating circuit 22 keeps the gate signal, applied to the gate of the voltage- driven power semiconductor device 2, at a prescribed voltage lower than an ON-level for a time determined by the width of the pulse generated by the pulse generator 29.例文帳に追加

低電圧発生回路２２は、パルス発生器２９からのパルス幅で定まる時間だけ電圧駆動型電力用半導体素子２のゲートに印加されるゲート信号をオンレベルよりも低い所定の電圧に維持する。 - 特許庁

The contact plug 13 has a stripe shape wherein the contact plugs 13 are placed in parallel to each other at specified spacing in the direction of width of the gate electrode 4, and the stripe shape is parted by the gate electrode 4.例文帳に追加

コンタクトプラグ１３は、ゲート電極４の幅方向に所定の間隔をおいて並列したストライプ形状を有しており、このストライプ形状がゲート電極４によって分断されていることを特徴とする。 - 特許庁

A clock signal and a start pulse which has fixed width, is synchronized with the clock signal and shifted by a gate driver 1 or a source driver 2 as shift data are inputted into the gate driver 1 and the source driver 2 at a fixed period.例文帳に追加

ゲートドライバ１およびソースドライバ２には、クロック信号と、一定の幅を有し、シフトデータとしてクロック信号に同期してゲートドライバ１あるいはソースドライバ２でシフトされるスタートパルスとが、一定の周期で入力される。 - 特許庁

The second semiconductor layer 20b has a width in the gate length direction narrower than an interval between the gate electrode 24 and each of the ohmic electrodes 22, 23, and has a surface level density lower than that of the first semiconductor layer 19.例文帳に追加

第２の半導体層２０ｂは、ゲート電極２４とオーミック電極２２、２３との間隔よりもゲート長方向の幅が狭く且つ第１の半導体層１９と比べて表面準位密度が低い。 - 特許庁

In a method for manufacturing an insulated gate field effect transistor, two source-drain regions 10 are formed in a P well 3 by performing impurity ion implantation and activation annealing while using a gate stack 7 and a spacer of a sidewall insulating film 9 having a predetermined width as a mask.例文帳に追加

ゲートスタック７と側壁絶縁膜９からなる所定の幅のスペーサをマスクとする不純物のイオン注入と活性化アニールにより、２つのソース・ドレイン領域１０をＰウェル３に形成する。 - 特許庁

To increase the proportion occupied by polysilicon with respect to the entire chip surface, i.e., its numerical aperture, and prevent the gate electrode of a MOS transistor from thinning in its etching process, to obtain a desired gate electrode width.例文帳に追加

チップ全面に占めるポリシリコンの割合、つまりポリシコンの開口率を上げ、ＭＯＳトランジスタのゲート電極のエッチング工程においてゲート電極の細りを防止して、所望のゲート電極の幅が得られるようにする。 - 特許庁

The particle size of the metal silicide layer 11b is smaller than a width W1c in a gate length direction in the source/drain region arranged between adjoining gate electrodes GE, being closest to each other in the gate length direction, among a plurality of source/drain regions of MISFETs formed on the main surface of the semiconductor substrate 1.例文帳に追加

半導体基板１の主面に形成された複数のＭＩＳＦＥＴのソース・ドレイン領域のうち、ゲート長方向に最も近接して隣り合うゲート電極ＧＥ間に配置されたソース・ドレイン領域のゲート長方向の幅Ｗ１ｃよりも、金属シリサイド層１１ｂの粒径が小さい。 - 特許庁

After a gate oxide film 4 and a gate electrode film 5 are formed on a P-type semiconductor substrate 1, a highly concentrated impurity diffusion region 7 is formed by implanting highly concentrated N-type impurity ions using a first masking means 6a having a pattern width wider than that of a gate electrode 5a as a mask.例文帳に追加

Ｐ型半導体基板１上に、ゲート酸化膜４及びゲート電極膜５を形成後、ゲート電極５ａよりもパターン幅を拡げて形成された第１マスク手段６ａをマスクとして、高濃度のＮ型不純物イオンを注入して高濃度不純物拡散領域７を形成する。 - 特許庁

Thus, the presence or the absence of the delay of the gate turn-on signal which is given to the gate lines via the signal detection part is detected, a pulse width of logic-high interval of the clock signal is adjusted on the basis of the detection result and, thereby, the delay of the gate turn-on signal can be compensated.例文帳に追加

このように、信号検出部を介してゲート線に与えられたゲートターンオン信号の遅延の有無を検出し、その検出結果に基づいて、クロック信号のロジックハイ区間のパルス幅を調節することにより、ゲートターンオン信号の遅延を補償することが可能になる。 - 特許庁

Since the coupling area of the floating gate electrode 114 and the erasable gate electrode 116 can be ensured on the surface of the side wall of the element separating insulating film 105, by narrowing the film width of the element separating insulating film 105 under the erasable gate electrode 115 in this way, the total film thickness of a memory cell can be reduced.例文帳に追加

このように、消去ゲート電極１１６下の素子分離絶縁膜１０５の膜幅だけを狭めることによって、素子分離絶縁膜１０５の側壁面で浮遊ゲート電極１１４と消去ゲート電極１１６のカップリング面積を確保できるので、メモリーセル総膜厚を低減できる。 - 特許庁

To provide a semiconductor device which improves the drive power of a high drive power lateral MOS transistor without increasing the element plan area; the high drive power lateral MOS transistor having a gate electrode formed in a trench lengthwise parallel to the gate length and a larger gate width per unit plan area.例文帳に追加

長さ方向がゲート長方向と平行なトレンチに形成されたゲート電極を有し、単位平面積当たり大きなゲート幅を有する高駆動能力横型のMOSトランジスタの駆動能力を、平面的な素子面積を増加させずに向上させる半導体装置を提供する。 - 特許庁

An intermediate rib 33 is formed wider than a width between neighboring gate electrodes 35 and bridges between the neighboring gate electrodes and presses down a cathode side rib 34 arranged together with the gate electrodes in a direction of a cathode electrode 13 (a base plate 11).例文帳に追加

中間リブ３３は、隣り合うゲート電極３５の間隔より幅が広く形成されて隣り合う前記ゲート電極の間に跨り、ゲート電極３５とともにこれらの間に配置されるカソード側リブ３４を、カソード電極１３（基板１１）の方向に押さえつけるようにしている。 - 特許庁