「gate width」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A region REgd between a gate and a drain that is adjacent to a region immediately under the gate on one side in a gate length direction includes a first region REgd1 and a second region REgd2 as regions adjacent to each other in a gate width direction.例文帳に追加

ゲート長方向の一方の側でゲート直下の領域に隣接しているゲート・ドレイン間領域ＲＥｇｄが、ゲート幅方向に互いに隣接する領域として、第１領域ＲＥｇｄ１と第２領域ＲＥｇｄ２とを有する。 - 特許庁

This semiconductor device includes nitrogen in a gate insulation film 205 of an insulated gate field effect transistor formed in a region of width less than 1.5 μm in the length direction of the gate, and in the interface between a semiconductor substrate 201 and the gate insulation film 205.例文帳に追加

この半導体装置は、ゲート長手方向の幅が１.５μｍ以下の領域に形成された絶縁ゲート型電界効果型トランジスタのゲート絶縁膜２０５中および、半導体基板２０１とゲート絶縁膜２０５界面に窒素を含む。 - 特許庁

To improve the driving capability of a semiconductor device including a MOS transistor whose gate width is widened by forming a trench.例文帳に追加

トレンチによりゲート幅を広くしたＭＯＳトランジスタからなる半導体装置の駆動能力を向上させる。 - 特許庁

The tail gate 6 is raised along a vehicle width direction in a rear part of the load-carrying platform 2 and it partitions the rear of the load-carrying platform 2.例文帳に追加

テールゲート６は、荷台２の後部で車幅方向に沿って起立し荷台２の後方を区画する。 - 特許庁

To provide a semiconductor device which allows a reduction in a gate width while maintaining a necessary channel length, thus suitable for size shrinkage.例文帳に追加

必要なチャネル長を保ちながらゲート幅を小さくできるシュリンクに適した半導体装置を提供する。 - 特許庁

A rear gate 5 opening downward by dividing a central portion 3a of a rear bumper 3 in the vehicle width direction is provided.例文帳に追加

リアバンパ３の車幅方向中央部分３ａを分割して下方に開放するリアゲート５を設定する。 - 特許庁

To make a gate signal width variable according to the source potential to be written in order to assure a panel charging time.例文帳に追加

パネル充電時間を確保するために、書き込むべきソース電位に応じてゲート信号幅を可変とする。 - 特許庁

The width x of the base layer 13 located between the gate electrodes 15 is designated to be 0.3 μm or smaller.例文帳に追加

この複数のゲート電極１５に挟まれたベース層１３の幅ｘが０．３μｍ以下に設定されている。 - 特許庁

To provide a semiconductor device having an FUSI structure having a uniform composition without depending on a gate width.例文帳に追加

ゲート幅に依存することなく、均一な組成を持つＦＵＳＩ構造を有する半導体装置を提供する。 - 特許庁

To widen the channel width, of a thin-film transistor constituting a gate drive circuit, within a limited area.例文帳に追加

ゲート駆動回路を構成する薄膜トランジスタのチャネル幅を限られた面積内で広くする如き形状とする。 - 特許庁

Related to the gate electrode 21, its width becomes wider as it advances from a bottom surface to an upper surface.例文帳に追加

ゲート電極２１は、その幅が底面から上面へ近づくにしたがって大きくなるように形成されている。 - 特許庁

To suppress the variation in the width of a gate electrode by eliminating a difference in level between STI and ACTIVE in a transistor region.例文帳に追加

トランジスタ領域のＳＴＩとＡＣＴＩＶＥの段差を解消し、ゲート電極幅のバラツキを抑制する。 - 特許庁

In an insulated gate bipolar transistor comprising a plurality of semiconductor layers, a gate electrode, an emitter electrode, and a collector electrode, channel width is reduced and an input capacity is reduced by providing at least two kinds of gate insulating films with different width on the channel region.例文帳に追加

複数の半導体層と、ゲート電極と、エミッタ電極と、コレクタ電極を有する絶縁ゲート型バイポーラトランジスタにおいて、チャネル領域上のゲート絶縁膜を膜厚の異なる膜を少なくとも２種類設けることで、チャネル幅を小さくすると同時に入力容量を低減した構造とする。 - 特許庁

Then widths W_C1 and W_C2 of first and second overlap regions 29a and 29b where the first and second main electrodes overlap with the active region, respectively, in a gate width direction 31 are ≥10 times as large as a width W_G of a third overlap region 35 where the gate electrode overlap with the active region in the gate width direction.例文帳に追加

そして、第１及び第２主電極と活性領域とが重なる第１及び第２重なり領域２９ａ及び２９ｂの、ゲート幅方向３１に沿った幅Ｗ_Ｃ１及び幅Ｗ_Ｃ２は、ゲート電極と活性領域とが重なる第３重なり領域３５の、ゲート幅方向に沿った幅Ｗ_Ｇの１０倍以上である。 - 特許庁

At least an area on the side of a gate insulating film 2 in a gate electrode area of a unipolar transistor is formed as a void region 4 that is closed in four directions along the channel width direction.例文帳に追加

ユニポーラトランジスタのゲート電極領域の少なくともゲート絶縁膜２側の領域を、チャネル幅方向に沿った上下左右が閉鎖された空洞領域４とする。 - 特許庁

In this gate valve, when a valve element 1 is lowered so as to close the gate valve, a support member 2, an auxiliary member 3, a width enlarging member 7 and each seal part are lowered.例文帳に追加

仕切弁を閉弁させるために、弁体１を下降させると、支持部材２、補助部材３、拡幅部材７及び各シール部が下降運動に追従して下降する。 - 特許庁

To provide a semiconductor device and a production method therefor with which the processes of high productivity can be proved, controllability in gate length line width is improved and an effective gate length is extremely fine.例文帳に追加

生産性の良いプロセスで行え、ゲート長線幅の制御性が良く、実効ゲート長の極めて微細な半導体装置及びその製造方法を提供すること。 - 特許庁

A gate electrode is formed at a position deviated in the channel width direction of the channel region 14, and a gate region 19 is applied with a voltage via a signal wiring.例文帳に追加

また、ゲート電極は、チャンネル領域１４のチャネル幅方向にずれた位置に形成され、信号配線を介してゲート領域１９に印加電圧を供給している。 - 特許庁

An impurity diffusion region 24F in an outermost end is cut to a plurality of division diffusion regions 26A, 26B, 26C in a gate width wise direction 40 of a gate electrode.例文帳に追加

最端部の不純物拡散領域２４Ｆは、ゲート電極のゲート幅方向４０で複数の分割拡散領域２６Ａ，２６Ｂ，２６Ｃに分断されている。 - 特許庁

One means is as follows: a silicon region outside a gate is converted into an oxide 44, while a silicon/ledge 46 adjacent to the gate 58 is protected with a first spacer having a first width.例文帳に追加

第１に、ゲート５８に隣接するシリコン・レッジ４６を第１の横幅を有する第１のスペーサで保護しながら、ゲートの外部のシリコン領域を酸化物４４に変換する。 - 特許庁

Moreover, the gate length and the gate width of each first and second access nMOS transistor 1, 2 are equal to those of each first and second driver nMOS transistor 3, 4.例文帳に追加

そして、第１と第２アクセスｎＭＯＳトランジスタ１，２のゲート長およびゲート幅と、第１と第２ドライバｎＭＯＳトランジスタ３，４のゲート長およびゲート幅とを等しくする。 - 特許庁

Then, a gate signal with a prescribed width is generated according to the output signal of the comparator circuit 14, and the output signal of a second mixing circuit 6 is held according to the gate signal.例文帳に追加

そして、比較回路１４の出力信号に応じて所定幅のゲート信号が発生し、ゲート信号に応じて第２混合回路６の出力信号をホールドする。 - 特許庁

A wavy gate area 205 is formed including the wavy part 202 to increase channel width by the well areas 103, source areas 104, and gate area 205.例文帳に追加

この波形部分２０２を含めて波形のゲート領域２０５を形成し、ウェル領域１０３、ソース領域１０４、およびゲート領域２０５とによりチャネル幅を増加させる。 - 特許庁

To efficiently transfer a signal charge without affected by potential of an element isolation region even when a pixel is miniaturized and a gate width of a transfer gate is reduced.例文帳に追加

本発明は、画素を微細化してトランスファゲートのゲート幅が縮小されても、素子分離領域の電位の影響を受けずに信号電荷を転送することを特徴とする。 - 特許庁

Thus, the voltage between the gate and source of the NMOSes 31 and 32 of the output part 30 becomes large and the large output current is made to flow, even when a gate width is narrow.例文帳に追加

これにより、出力部３０のＮＭＯＳ３１，３２のゲート・ソース間電圧が大きくなり、ゲート幅が狭くても大きな出力電流を流すことが可能になる。 - 特許庁

A slider 15 is provided in a lower end part of a horizontally sliding door 2 opening and closing a gate of an elevator and fitted to a cavity formed in a groove width of a guide groove 8 in a gate lower edge part.例文帳に追加

エレベーターの出入口を開閉する引き戸２の下端部に摺動子１５を設けて、出入口下縁部の案内溝８の溝幅に空隙を形成して嵌合する。 - 特許庁

An insulating film comprising a gate insulating film GI and a passivation film PAS is formed on an upper layer of a gate wiring GL and a wiring inspection terminal GL-P to be a wide width part.例文帳に追加

ゲート配線ＧＬと幅広部である配線検査用端子ＧＬ−Ｐの上層には、ゲート絶縁膜ＧＩと保護膜ＰＡＳからなる絶縁膜が形成される。 - 特許庁

The width of a gate electrode 3a near the boundary between the field 1 and the field oxide film 6 is wider than that of the gate electrode 3 in a channel region.例文帳に追加

フィールド１とフィールド酸化膜６との境界付近におけるゲート電極３ａの幅は、チャネル領域の上におけるゲート電極３の幅よりも広くされている。 - 特許庁

To realize an LSI having a high performance, even in a fining process, by inhibiting the dispersion of a gate length or a gate width mainly caused by optical proximity effect.例文帳に追加

光近接効果を主原因とするゲート長又はゲート幅のばらつきを抑制することによって、微細化プロセスにおいても高性能なＬＳＩを実現する。 - 特許庁

To provide a semiconductor device, having the effective gate length Leff fixed in the width direction for a gate electrode and an improved performance, and to provide its manufacturing method.例文帳に追加

ゲート電極の幅方向における実効ゲート長Ｌｅｆｆは一定となって、デバイスの性能の向上した半導体装置及びその製造方法を提供する。 - 特許庁

A polysilicon layer 4c is provided in a space which is approximately in the middle between a pair of selection gate electrodes SG-SG as a poly plug with the same width as the selection gate electrode SG.例文帳に追加

一対の選択ゲート電極ＳＧ−ＳＧ間のほぼ中央のスペースに多結晶シリコン層４ｃをポリプラグとして選択ゲート電極ＳＧと同じ幅で設けている。 - 特許庁

In an inter-layer insulating film 23 on the polysilicon 21 for gate contact, a connection hole 25g for a gate is formed to a width larger than that of the trench 7.例文帳に追加

ゲートコンタクト用ポリシリコン２１上の層間絶縁膜２３にトレンチ７の幅寸法よりも大きい幅寸法をもってゲート用接続孔２５ｇが形成されている。 - 特許庁

The controlling computer 130 generates the gate signal having the gate width shorter than one cycle of the pulse of the PPS reference signal and longer than a time definition part of the pulse.例文帳に追加

制御用コンピュータ１３０は、ＰＰＳ基準信号のパルスの１周期よりも短く当該パルスの時刻定義部分よりも長いゲート幅を有するゲート信号を生成する。 - 特許庁

Thereby, the two silicon pillars SP penetrating the common upper selection gate electrode USL and adjacent to each other have different positions in the width direction of the upper selection gate electrode USG.例文帳に追加

これにより、共通の上部選択ゲート電極ＵＳＧを貫き隣り合う２本のシリコンピラーＳＰは、上部選択ゲート電極ＵＳＧの幅方向における位置が異なる。 - 特許庁

To form a thin film transistor which has small variation in gate electrode width and high driving capability when a gate electrode structure is formed by using electroless plating.例文帳に追加

無電解めっきを利用してゲート電極構造を形成する場合において、ゲート電極幅の変動が小さく、且つ、駆動能力の高い薄膜トランジスタを形成可能とする。 - 特許庁

Thus, a gate-source voltage of NMOS transistors 31, 32 of the output section 30 is increased and the operational amplifier can supply a large output current in spite of a narrow gate width.例文帳に追加

これにより、出力部３０のＮＭＯＳ３１，３２のゲート・ソース間電圧が大きくなり、ゲート幅が狭くても大きな出力電流を流すことが可能になる。 - 特許庁

A gate electrode 7 is formed on the upper surfaces of the active regions 1b, 1c and the side surfaces of the regions in the position upper than the upper side of the isolation insulation film 4 in the gate-width direction via a gate insulation film 6.例文帳に追加

素子分離絶縁膜４の上面よりも上方に位置する、活性領域１ｂ，１ｃの上面及びゲート幅方向の両側面にはゲート絶縁膜６を介してゲート電極７が形成されている。 - 特許庁

The semiconductor device 100 has an extended insulation region 241 with a larger width than a gate insulation film 24 between the gate insulation film 24 and an insulating layer 23 (namely, in the corner perimeter of the lower side of a gate electrode 22).例文帳に追加

半導体装置１００は，ゲート絶縁膜２４と絶縁層２３との間（すなわち，ゲート電極２２の下側の角部周辺）に，ゲート絶縁膜２４よりも幅が大きい拡張絶縁領域２４１を有している。 - 特許庁

In the standard cell wherein active regions 14 to 17 and gate wires 21 to 25 are arranged, length in the gate-width direction of the active regions 14, 15, 16, and 17 is maximized at the end in the gate-length direction.例文帳に追加

活性領域１４〜１７およびゲート配線２１〜２５が配置する標準セルにおいて、活性領域１４、１５、１６、１７におけるゲート幅方向の長さを、ゲート長方向の端部において最大にする。 - 特許庁

One diode DNCH is allowed to have an area which is half of the gate area of the MOSFET, and the other diode DNOV is allowed to have an area obtained by multiplying the overlap length of the gate and source/drain diffused layer by the gate width.例文帳に追加

一つのダイオードＤＮＣＨは、ＭＯＳＦＥＴのゲート面積の半分の面積を持ち、他の一つのダイオードＤＮＯＶはゲートとソース・ドレイン拡散層のオーバーラップ長にゲート幅を乗じた面積を持つ。 - 特許庁

The gate line driving circuit sets a non-overlap period for adjusting the high width of a scanning signal and adjusts the width by regulating the period by the number of reference clocks.例文帳に追加

本発明は、ゲート線駆動回路は走査信号のハイ幅を調整するためのノンオーバラップ期間を設定し、その期間を基準クロック数で規定し、調節可能とした。 - 特許庁

A timing signal pulse width information table has pulse width information of the horizontal transfer pulses H1-H3, the reset gate pulse, the SHP, the SHD and the ADCLK in the respective operation modes.例文帳に追加

タイミング信号パルス幅情報テーブルは、各動作モードにおける、水平転送パルスＨ１〜Ｈ３、リセットゲートパルス、ＳＨＰ、ＳＨＤ、ＡＤＣＬＫのパルス幅情報を有する。 - 特許庁

A first conductive layer 15a having a second width W2 narrower than the first width W1 is formed on the active region 12 via the first gate insulating film 14.例文帳に追加

第１の幅Ｗ１より狭い第２の幅Ｗ２を有する第１導電層１５ａが、第１ゲート絶縁膜１４を介して活性領域１２に形成されている。 - 特許庁

In the organic semiconductor layer 17, the thick film part 17-1 is provided within a range of a width of the gate electrode 13, and the thin film part 17-2 is elongated and provided outside the thick film part 17-1 in the width direction of the gate electrode 13.例文帳に追加

有機半導体層１７は、厚膜部１７−１が前記ゲート電極１３の幅の範囲内に設けられる一方、薄膜部１７−２は、厚膜部１７−１からゲート電極１３の幅方向の外側に延設される。 - 特許庁

The basic performance of the FET is enhanced even if the gate width is shrunk, and since a clearance between the FETs can be reduced by shrinking the gate width with characteristics equivalent to conventional characteristics, a 5 GHz switch having enhanced isolation can be obtained.例文帳に追加

ゲート幅を縮小してもＦＥＴの基本性能が向上しており、従来同等の特性で、ゲート幅をシュリンクし、ＦＥＴ間の離間距離を低減できるので、アイソレーションが向上した５ＧＨｚスイッチを実現できる。 - 特許庁