「gate width」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The measured data of a new test pattern for a testing mask are obtained by measuring the line width of each gate pattern.例文帳に追加

テスト用マスクの新規テストパターンの実測データは、各ゲートパターンの線幅について測定される。 - 特許庁

To form a polycrystalline TFT with gate line width of about 0.5 μm on a large-area substrate.例文帳に追加

０.５μｍ程度の線幅のゲートの多結晶ＴＦＴを大面積基板上に形成する。 - 特許庁

To reduce fluctuation of a gate width of a readout transistor while suppressing increase of a memory cell area.例文帳に追加

モリセルの面積の増大を抑制しつつ、読み出しトランジスタのゲート幅が変動を低減させる。 - 特許庁

To secure a sufficient contact width wherein a gate electrode and a first contact plug come into contact with each other.例文帳に追加

ゲート電極と第１のコンタクトプラグとが接触する接触幅を充分に確保する。 - 特許庁

The width of a gate electrode 14 of the zapping element 100 is processed to be partially narrow.例文帳に追加

ザッピング素子１００のゲート電極１４の幅は部分的に狭くなるように加工されている。 - 特許庁

The width of the upper part of the metal gate electrode 4 is larger than that of a lower part thereof.例文帳に追加

メタルゲート電極４の上層部の幅は、メタルゲート電極４の下層部の幅に比べて広い。 - 特許庁

Thus, the clock signals CK of a prescribed pulse width are outputted from an AND gate 9.例文帳に追加

これにより、ＡＮＤゲート９から所定のパルス幅のクロック信号ＣＫが出力される。 - 特許庁

In the control gate regions 10a, 10b, gate lack portions 9a, 9b are arranged at a prescribed interval on one end side of the gate width.例文帳に追加

そして、制御ゲート領域１０ａ，１０ｂは、それぞれ前記ゲート幅の片端側に、当該制御ゲート領域が存在しない欠落部９ａ，９ｂが所定の間隔で設けられている。 - 特許庁

To provide a putting practice device reducing manufacturing costs and simplifying setting of a hole gate width, a gate position and an inclining angle and direction of artificial turf in the immediate front of the gate.例文帳に追加

パッティング練習装置で、製作費のコストダウン及びホールゲート幅、ゲート位置及びゲート直前の人工芝マットの傾斜角度、傾斜方向の設定を簡単にすることを目的とする。 - 特許庁

To realize a method of forming a gate electrode of a semiconductor element with which the resistance of the gate electrode can be reduced and an effective wire width of the gate electrode can be prevented from being reduced.例文帳に追加

ゲート電極の抵抗を減少させることができ、また、ゲート電極の有効線幅の減少を防止することのできる半導体素子のゲート電極の形成方法を提供する。 - 特許庁

To provide a semiconductor device capable of suppressing a metal silicide layer from being peeled or aggregating without increasing the gate width of a gate electrode.例文帳に追加

ゲート電極のゲート幅を大きくすることなく、金属シリサイド層の剥離、凝集の発生を抑制する半導体装置を提供する。 - 特許庁

To provide a semiconductor device enhanced in a subthreshold characteristic of a trench gate type transistor and reduced in the width of a gate trench with high performance.例文帳に追加

トレンチゲート型トランジスタのサブスレショルド特性の向上を図りつつ、ゲートトレンチの幅が縮小された高性能な半導体装置を提供する。 - 特許庁

To reduce discrepancies in the width of a gate electrode section and a protruding length from a gate electrode section in a semiconductor device and in its manufacturing method.例文帳に追加

半導体装置及びその製造方法において、ゲート電極部の幅及びゲート電極部からの突き出し長のばらつきを低減する。 - 特許庁

To highly accurately estimate the electric characteristic of MOSFET having a desired size based on the real size (gate length/ gate width) of MOSFET.例文帳に追加

ＭＯＳＦＥＴの実測サイズ（ゲート長／ゲート幅）に基づいて、所望のサイズを有するＭＯＳＦＥＴの電気特性を精度高く予測する。 - 特許庁

The distance between the gate insulating film and the latch-up suppression region is not less than a maximum depletion layer width in which the trench gate forms on the base layer.例文帳に追加

そして、該ゲート絶縁膜と該ラッチアップ抑制領域との距離は、該トレンチゲートが該ベース層に形成する最大空乏層幅以上とする。 - 特許庁

For the element region on the drain side of the gate electrode 15, a detection part 14 with a width W3 in the direction of extension of the gate electrode 15 is arranged.例文帳に追加

ゲート電極１５のドレイン側の素子領域には、ゲート電極１５が延びる方向の幅がＷ３の検出部１４が配置される。 - 特許庁

To provide a semiconductor device which can avoid local concentration of stress to a gate electrode while increasing the gate width.例文帳に追加

ゲート幅を増大することができながら、ゲート電極への局所的な応力の集中を回避することができる、半導体装置を提供する。 - 特許庁

In the method of manufacturing a transistor, a trench is formed into an active region on a semiconductor substrate and a gate electrode is formed on the active region to prevent the leakage current, the gate oxide integrality(GOI) damage and the reverse narrow width effect of the transistor.例文帳に追加

半導体基板上に活性領域の溝を形成し活性領域にゲート電極を形成して漏洩電流、ジー・オー・アイ（Gate Oxide Integrality：GOI）損傷、及びトランジスタの逆狭小幅効果（reverse narrow width effect）を防ぐことを特徴とするトランジスタの製造方法。 - 特許庁

The MOSFET including the same gate length and gate insulating film among a plurality of MOSFETs has a structure that a single channel having the channel width W is provided or a plurality of channels having the channel width W are provided in parallel.例文帳に追加

ＭＯＳＦＥＴのうちで、ゲート長およびゲート絶縁膜が同一であるものは、チャネル幅がＷである単一のチャネルまたはチャネル幅がＷであるチャネルを複数並列した構造を有する。 - 特許庁

When detecting the violation, the layout apparatus replaces a cell having larger gate width out of the arranged cells with a cell having smaller gate width besides the same cell size in accordance with the second classification; and retries checking the violation.例文帳に追加

違反を検知した場合、配置したセルのうち、より広いゲート幅のセルを前記第２の分類に基づく同一サイズのより狭いゲート幅のセルに置き換え、ルール違反に関する検査を再試行する。 - 特許庁

In a T-shaped cross-sectional gate electrode on which gate resistance is reduced, an insulating film 13, which is formed between a gate electrode 11 and a semiconductor substrate 10 for the purpose of retaining the gate electrode 11, is partially removed in the width direction (longitudinal direction).例文帳に追加

ゲート抵抗を低減する断面Ｔ字型ゲート電極において、ゲート電極と半導体基板の間にゲート電極を保持するため形成する絶縁膜をゲート電極の幅（長手方向）において部分的に除去する。 - 特許庁

The surface of the upper plate 31 is flush with the upper end face of a gate 18, and the width of the upper plate 31 is the same as the thickness of the gate 18.例文帳に追加

上板３１の表面が煽り１８の上端面と同一平面上にあり、上板３１の幅が煽り１８の厚さと同一である。 - 特許庁

To provide a rigid gate door with the width of the door made adjustable simply and correctly for the gate door that is constructred of stiles and rails respectively made of aluminum molded materials.例文帳に追加

アルミニウム型材からなる縦框と横框から構成される門扉において、簡単且つ正確に戸幅調節を可能とし、堅固な門扉を提供する。 - 特許庁

The width of the silicide film 22 in the extending direction of the gate electrode 19 is formed so as to be gradually increased in accordance with a distance from the gate bus line 23.例文帳に追加

ゲート電極１９のシリサイド膜２２の延伸方向の幅は、ゲートバスライン２３からの距離が大きいほど次第に大きくなるように形成されている。 - 特許庁

To reduce gate resistance, without having to decrease gate width in DMOSFET to be use as a switching element in a power transducer, etc.例文帳に追加

電力変換装置などでスイッチング素子として使用するＤＭＯＳＦＥＴにおいて、ゲート幅を短くすることなく、ゲート抵抗を小さくすること。 - 特許庁

Since the side 18 functioning as the gate electrode extends over the entire width of the read-out gate 130, the read-out voltage can be lowered as compared with the conventional one.例文帳に追加

ゲート電極として機能する側部１８は読出しゲート部１３０全幅に延在しているので、従来より低電圧で読出しを行える。 - 特許庁

Otherwise, a gate width or a gate length of the n type TFT of the odd-numbered inverter is made larger than that of the n type TFT of the even-numbered inverter.例文帳に追加

または、奇数段目のインバータのｎ型ＴＦＴのゲート幅あるいはゲート長を、偶数段目のインバータのｎ型ＴＦＴのそれより大きくする。 - 特許庁

To provide a semiconductor device which enables suppression of lifting substrate effect, even if it is a transistor having a short gate length and a wide gate width, and to provide a method of manufacturing the same.例文帳に追加

ゲート長が短く、ゲート幅が長いトランジスタであっても基板浮遊効果を抑制できる半導体装置及びその製造方法を提供する。 - 特許庁

The line width of the active gate of the first cell is the same size as or size almost similar to the OPC structure.例文帳に追加

第１のセルのアクティブ・ゲートの線幅は、ＯＰＣ構造と同一のサイズか、ほぼ同様のサイズである。 - 特許庁

The gate width W2 of the IGFET 100 is set to about a half (about 0.5 μm) that of a conventional IGFET 500.例文帳に追加

ゲート幅Ｗ２は、上記従来のＩＧＦＥＴ５００の０．５倍程度（約０．５μｍ）となっている。 - 特許庁

An enable signal with the same pulse width as the original enable signal is outputted from an OR gate 28.例文帳に追加

これにより、ＯＲゲート２８から原イネーブル信号と同じパルス幅のイネーブル信号が出力される。 - 特許庁

The reference current can be set an optimum value for each memory cell of which gate width is different by setting a plurality of reference current for each wiring width of word lines.例文帳に追加

ワード線の配線幅毎に複数の基準電流を設定することで、ゲート幅の異なるメモリセル毎に、基準電流を最適な値に設定できる。 - 特許庁

In the control gate electrode 1, width D1 in a first direction on the element separation region is wider than width D2 in the first direction on an element region.例文帳に追加

制御ゲート電極１は、素子分離領域上の第１の方向の幅Ｄ１が素子領域上の第１の方向の幅Ｄ２よりも広い。 - 特許庁

More particularly, an upper stage trench 21 with the wide width of the face of an opening and a lower stage trench 25 with the narrow width of the face of an opening are united, and the gate trench is constituted.例文帳に追加

具体的には，開口部の幅が広い上段トレンチ２１と，開口部の幅が狭い下段トレンチ２５とが一体となってゲートトレンチを構成している。 - 特許庁

To provide a semiconductor device using a fully silicided gate process in which the width of a gate interconnection is narrow, wherein a contact area between the gate interconnection and a contact can be easily secured and the wire resistance of the gate interconnection can be made small without changing the designing rules of the gate interconnection.例文帳に追加

ゲート配線の幅が狭いフルシリサイド化ゲートプロセスを用いた半導体装置において、ゲート配線の設計ルールを変更することなく、ゲート配線とコンタクトとの接触面積を確保することが容易で且つゲート配線の配線抵抗が小さい半導体装置を実現できるようにする。 - 特許庁

To solve a problem of the variation in the threshold voltage of a transistor due to the gate length, the gate width, and the variation in thickness of a gate insulating film, caused by a manufacturing process or the difference of a substrate used.例文帳に追加

トランジスタは、作製工程や使用する基板の相違によって生じるゲート長及びゲート幅並びにゲート絶縁膜の膜厚バラツキなどに起因して、そのしきい値電圧にバラツキが生じる。 - 特許庁

A gate electrode placed on a gate insulating film 4 is substantially formed in a rectangular parallelepiped and at least one pair of facing sides of the top face of the parallelepiped is notched in the gate width (W) direction.例文帳に追加

ゲート絶縁膜４に載置されたゲート電極５は実質的に直方体であり、この直方体上部の対向する少なくとも１対の辺はゲート幅（Ｗ）方向に切り欠き形状になっている。 - 特許庁

When the high level width of the main block signal CLK1 is at least the four stages of NAND gate 21-NAND gate 22, the high level of a gate chain output signal S28 can be prolonged for 12 stages.例文帳に追加

主クロック信号ＣＬＫ１のハイレベル幅がＮＡＮＤゲート２１〜ＮＡＮＤゲート２２の４段分以上であれば、ゲートチェーン出力信号Ｓ２８のハイレベルを１２段分迄延ばすことができる。 - 特許庁

Further, the gate electrode 9a covers the whole one side along the direction of the gate length of the border region of the active region L and element isolation groove 2 and part of two sides along the direction of the gate width.例文帳に追加

また、このゲート電極９ａは、アクティブ領域Ｌと素子分離溝２との境界領域のゲート長方向に沿った一辺の全体とゲート幅方向に沿った二辺の一部とを覆っている。 - 特許庁

In this case, the relation between each gate length L or each gate width W of the gate electrodes 15 and 25 and a mean crystal grain diameter d of the corresponding conductive regions 11 and 21 is set with L≤d and W>d.例文帳に追加

ゲート電極１５，２５の各ゲート長Ｌまたは各ゲート幅Ｗと対応する伝導領域１１，２１の平均結晶粒径ｄとの関係は、Ｌ≦ｄおよびＷ＞ｄとなっている。 - 特許庁

A highly integrated transistor in which the horizontal length of the tunnels buried as a gate electrode is limited to the region of gate length and which has a gate length smaller than the channel width, can be attained.例文帳に追加

ゲート電極として埋めたてられるトンネルの水平の長さがゲート長さ領域に限定されてチャンネル幅よりも小さなゲート長さを有する高集積トランジスターを具現することができる。 - 特許庁

Next, the size of the gate width of the extracted gate pattern is measured and is sorted as the object for the pattern correction when the measured value is blow the prescribed size in a gate pattern sorting stage ST03.例文帳に追加

次に、ゲートパターン選別工程ＳＴ０３において、抽出されたゲートパターンのゲート幅の寸法を測定し、測定された値が所定寸法以下の場合にパターン補正の対象として選別する。 - 特許庁

The gate electrode 9a covers the whole of one edge along the gate lengthwise direction of the boundary region between the active region L and element isolating trench 2 and covers a part of two edges along the gate width direction.例文帳に追加

また、このゲート電極９ａは、アクティブ領域Ｌと素子分離溝２との境界領域のゲート長方向に沿った一辺の全体とゲート幅方向に沿った二辺の一部とを覆っている。 - 特許庁

The light intensity value near the gate edge of the gate pattern is calculated and the dimension shift quantity of the gate line width by a proximity effect is calculated in accordance with the light intensity value in a dimension shift quantity calculating section 605.例文帳に追加

ゲートパタンのゲートエッジ近傍における光強度値を計算し、寸法シフト量計算部６０５で光強度値に基づいて近接効果によるゲート線幅の寸法シフト量を計算する。 - 特許庁

A field width x' between the gate electrode 8a and the island-shaped gate electrode 9b and the field width x' between the island-shaped gate electrodes are 0.3 μm, and the titanium silicide layer 15a in the region produces thin line effect, so that the resistance value in the diffused layer region adjacent to the gate electrode 9a rises.例文帳に追加

ゲート電極９ａ、島状ゲート電極９ｂ間のフィールド幅ｘ’及び島状ゲート電極９ｂ，９ｂ間のフィールド幅ｘ’は０．３μｍであり、その領域のチタンシリサイド層１５ａは細線効果を生じるので、ゲート電極９ａに隣接する拡散層領域の抵抗値が上昇する。 - 特許庁