「gate width」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To provide a method for manufacturing a semiconductor device, which narrows a width of a gate electrode without inhibiting a reduction of a resistance of silicide in the semiconductor device.例文帳に追加

半導体装置においてシリサイドの低抵抗化を阻害することなくゲート電極を狭幅化できるようにする半導体装置の製造方法を提供する。 - 特許庁

A diffusion layer 70 is provided in the semiconductor substrate 20 so as to overlap with the floating gate 40 in a channel width direction and in a channel length direction of a channel region.例文帳に追加

拡散層７０は、半導体基板２０内に設けられ、チャネル領域のチャネル幅方向およびチャネル長さ方向においてフローティングゲート４０とオーバーラップしている。 - 特許庁

In a field effect transistor 104 having 200 μm gate width, a source is connected to the drain of the field effect transistor 103 and the drain is connected to the circuit of power source.例文帳に追加

電界効果トランジスタ１０４は、ソースが電界効果トランジスタ１０３のドレインに接続され、ドレインが電源回路に接続され、２００μｍのゲート幅を有している。 - 特許庁

Breakdown voltage between a potential of terminal T2 and ground potential (or power supply voltage) by increasing a gate width of a MOS transistor included in a switch SW2.例文帳に追加

スイッチＳＷ２に含まれるＭＯＳトランジスタのゲート幅を大きくすることにより端子Ｔ２の電位と接地電位（あるいは電源電位）との間の耐圧が向上する。 - 特許庁

To provide a semiconductor device which has a structure where the gate length of a field effect transistor included in a semiconductor circuit is not limited by the base width of a bipolar transistor included in a protective circuit.例文帳に追加

半導体回路部の電界効果トランジスタのゲート長が、保護回路部のバイポーラトランジスタのベース幅の制約を受けない構造の半導体装置を提供すること。 - 特許庁

To provide a tail gate automatically opening/closing device for vehicle which can make an insertion opening on a vehicle body in which a rod is inserted smaller by keeping narrow a rocking width of the rod.例文帳に追加

ロッドの揺動幅を狭く抑えることでロッドを挿通させるための車体の挿通開口を小さくできる車両用テールゲート自動開閉装置の提供。 - 特許庁

Since the gate patterns are disposed at side faces of a channel region in this way, a degree of the integration of the semiconductor device can be increased and also a channel width of each transistor can be increased.例文帳に追加

これにより、ゲートパターンがチャネル領域の側面に配置されるので、半導体装置の集積度を増加させることと同時にトランジスタのチャネル幅を増加させうる。 - 特許庁

In a terminal part 8c, five standard patterns are arranged in parallel so that the longitudinal direction is the direction along which the gate wiring extends, making the effective pattern width 50 μm.例文帳に追加

端子部８ｃは、同じく５本の基準パターンをゲート配線の延在方向に長手方向をもつ如く並列に形成して実効的なパターン幅を５０μｍとする。 - 特許庁

In the surface of the filler for isolation 31, an arrangement is made in such a manner that the end parts of the floating electrodes 5 that are adjacent in the gate width direction are separated from each other.例文帳に追加

分離用充填材３１の表面において、ゲート幅方向に隣接する浮遊電極５の端部のそれぞれが互いに離間するように配置される。 - 特許庁

To make a high S/N ratio and a short gate width compatible in optical sampling using an electroabsorption type light modulator of a multiple quantum well structure.例文帳に追加

本発明の目的は、多量子井戸構造の電界吸収型光変調器を用いた光サンプリングにおいて高いＳ／Ｎ比と短いゲート幅を両立することにある。 - 特許庁

A trench protruding part 1a having width and depth less than twice the film thickness of a polysilicon film 22, which serves as the material for the first gate electrode 2, and the like, is formed on a sidewall of a trench 1.例文帳に追加

トレンチ１の側壁に、第１ゲート電極２等の材料となるポリシリコン膜２２の膜厚の２倍未満の幅と奥行きからなるトレンチ凸部１ａを形成する。 - 特許庁

Thus, the voltage between the gates and sources of NMOS 31, 32 in the output part 30 is increased and even with narrow gate width, the large output current can flow.例文帳に追加

これにより、出力部３０のＮＭＯＳ３１，３２のゲート・ソース間電圧が大きくなり、ゲート幅が狭くても大きな出力電流を流すことが可能になる。 - 特許庁

A trench portion is formed in a well to give concave and convex portions in a gate width direction.例文帳に追加

ウェルには、ゲート幅方向にウェルに凹凸を設けるためのトレンチ部が形成されており、絶縁膜を介して、トレンチ部の内部及び上面部にゲート電極が形成されている。 - 特許庁

A drain electrode 51 is formed on the surface of the n^--type diffusion area 44D with a distance from the side walls 43 of the gate electrodes 42 by the width of a silicide block area 52.例文帳に追加

ｎ^−型拡散領域４４Ｄの表面に、ゲート電極４２のサイドウォール４３からシリサイドブロック領域５２分だけ離間してドレイン電極５１を形成した。 - 特許庁

The third conductor plug 21 is so formed that its center axis shifts from a center axis of the second conductor plug 16b in the gate width direction of the transistor.例文帳に追加

第３の導体プラグ２１はその中心軸が第２の導体プラグ１６ｂの中心軸に対してトランジスタのゲート幅方向にずれるように形成されている。 - 特許庁

Further, the width of a superimposed diffusion layer 1121 for the source and drain region 112 is made larger than a distance between the gate electrode 103 and the element isolation region 109.例文帳に追加

また、ソース、ドレイン領域１１２の積み上げ拡散層１１２１の幅がゲート電極１０３と素子分離領域１０９との間の距離よりも大きくなるようにしている。 - 特許庁

After removing the resist layer, a gate electrode layer 16a is formed by decreasing a width of the polysilicon layer by isotropic etching using the silicon oxide layer 18A as a mask.例文帳に追加

レジスト層を除去した後、シリコンオキサイド層１８Ａをマスクとする等方性エッチングによりポリシリコン層の幅を減少させてゲート電極層１６ａを形成する。 - 特許庁

To provide a semiconductor device of a structure, wherein the gate length of the field-effect transistor of a semiconductor circuit part is not subjected to restrictions on the base width of the bipolar transistor of a protective circuit part.例文帳に追加

半導体回路部の電界効果トランジスタのゲート長が、保護回路部のバイポーラトランジスタのベース幅の制約を受けない構造の半導体装置を提供すること。 - 特許庁

To provide a structure of a high drive-capability lateral MOS transistor whose gate width per unit area is increased and whose device characteristic is stable.例文帳に追加

高駆動能力横型MOSトランジスタにおいて、単位面積当りのゲート幅を増大させつつ、素子特性の安定した高駆動能力横型MOSトランジスタの構造を提供する。 - 特許庁

The liquid crystal display is provided with a panel temperature detection means of the liquid crystal display panel, and corrects gate-on voltage or a data signal pulse width, and a frequency of a reference clock signal according to the panel temperatures.例文帳に追加

液晶表示パネルのパネル温度検出手段を有し、ゲートオン電圧もしくはデータ信号パルス幅、基準クロック信号の周波数をパネル温度により補正する。 - 特許庁

Since the thermal oxidation film 58 is thin, a width w3 of the removed field oxide film 44 is not narrower than a gap w2 from the adjacent laminate gate 46.例文帳に追加

熱酸化膜５８の膜厚が薄いため、除去されるフィールド酸化膜４４の幅ｗ３は、隣接する積層ゲート４６の間隙ｗ２に比し、それほど狭くならない。 - 特許庁

To provide the manufacturing method of an array substrate for displays for setting the width of an etching stopper 118 smaller than that of a gate line by back exposure, and for forming ΔL.例文帳に追加

裏面露光によってゲート線の幅よりもエッチングストッパ１１８の幅を小さくし、ΔＬを形成できる表示装置用アレイ基板の製造方法を提供する。 - 特許庁

To provide an FET which can achieve the improvement of an S factor and reduction in back gate effect by practically enlarging a channel width within a limited dimension, and raising current density.例文帳に追加

限られた寸法内で実質的にチャネル幅を広くし、電流密度を上げ、Ｓファクタの改善、バックゲート効果低減の効果が得られるＦＥＴを提供する。 - 特許庁

Then the peripheral structure of an FE gate stack 54 is formed by isolating a plurality of device areas on the substrate 42 from each other and the structure is etched for forming an opening having a width L1 so as to expose the substrate 42 in a gate area.例文帳に追加

次に基板上の複数のデバイス領域を隔離して、ＦＥゲートスタック５４周囲構造体を形成し、ゲート領域中で基板を露出するように幅Ｌ１の開口部を形成するためにＦＥゲートスタック周囲構造体をエッチングする。 - 特許庁

The threshold level change means employs a CMOS inverter circuit, comprising P-channel or N-channel field effect transistors connected in parallel or series, or whose gate length or gate width are differentiated or employs a comparator circuit or other configurations.例文帳に追加

スレショルドレベル変更手段には、ＣＭＯＳインバータ回路のＰチャネルまたはＮチャネルの一方を複数並列接続したもの、複数直列接続したもの、双方のゲート長・ゲート幅に差異を設けたもの、比較回路を用いたもの等を使用する。 - 特許庁

A measurement time computing means computes a time period necessary for measuring on the basis of a dynamic range of measurement based on a count number of a photo count part, a measurement distance range of an optical fiber and the gate width of a gate signal for enabling the photo count part to be effective.例文帳に追加

測定時間演算手段は、フォトカウント部でのカウント数に基づく測定のダイナミックレンジと、光ファイバの測定距離範囲と、フォトカウント部を有効とするゲート信号のゲート幅とに基づいて測定に要する時間を算出する。 - 特許庁

Namely, a capacitance component by a gate electrode is reduced by setting the gate width of a FET for a switch to ≤700 μm, and prescribed isolation is obtained between both signal paths.例文帳に追加

すなわち、化合物半導体スイッチ回路装置において、スイッチ用のＦＥＴのゲート幅を７００μｍ以下に設定して、ゲート電極による容量成分を減少させて両信号経路間に所定のアイソレーションを得ることに特徴を有する。 - 特許庁

An oxide semiconductor reduces oxygen omission from a channel material, by narrowing the regions producing oxygen omission, when imparting current supply capability of channel width and channel length equivalent to a single gate structure by using the multi-gate structure.例文帳に追加

酸化物半導体においてマルチゲート構造を用いることで、シングルゲート構造と同等のチャネル幅、チャネル長の電流供給能力を持たせる際に、酸素抜けが生ずる領域を狭め、チャネル材料からの酸素抜けを低減することができる。 - 特許庁

To prevent a threshold voltage of an n-type MIS transistor from increase even when a gate width becomes small in a semiconductor apparatus including the n-type MIS transistor including a gate insulator film including a high dielectric constant insulator film including metal for threshold voltage adjustment.例文帳に追加

閾値電圧調整用金属を含む高誘電率絶縁膜を有するゲート絶縁膜を備えたｎ型ＭＩＳトランジスタを有する半導体装置において、ゲート幅が狭くなっても、ｎ型ＭＩＳトランジスタの閾値電圧が高くなることを防止する。 - 特許庁

To provide a semiconductor memory device that improves the contact resistance characteristics of a gate by increasing the area of an active region contacting the gate and increases the channel width in a process of forming a vertical transistor, and to provide a method of manufacturing the same.例文帳に追加

垂直型トランジスタを形成する過程において、ゲートと接触する活性領域の面積を増加させてゲートの接触抵抗特性を改善し、チャネル幅を増加させる半導体メモリ素子及びその製造方法を提供する。 - 特許庁

A gate electrode 106 of a polysilicon film is formed like teeth of a comb by a minimum line width and a minimum distance regulated by a design rule via a gate oxide film 119 on an N type well 102 formed to a P type silicon substrate 101.例文帳に追加

Ｐ型シリコン基板１０１に形成されたＮ型ウェル１０２上に、ゲート酸化膜１１９を介して、ポリシリコン膜からなるゲート電極１０６がデザインルールで規定される最小線幅及び最小間隔で櫛歯形状に形成されている。 - 特許庁

The semiconductor switch module includes: filter circuits 12 to 16 for eliminating pulses equal to or smaller than a prescribed width included in drive signals from outside; and a semiconductor switch 19 for turning on/off the drive signals from which pulses equal to or smaller than the prescribed width are eliminated by the filter circuits as gate signals.例文帳に追加

外部からの駆動信号に含まれる所定幅以下のパルスを除去するフィルタ回路１２〜１６、と、フィルタ回路で所定幅以下のパルスが除去された駆動信号をゲート信号としてオン／オフする半導体スイッチ１９とを備える。 - 特許庁

An oblique trench 10 is formed in a drain region 7 using a silicon oxide film 6 on a gate electrode 5 as a mask, and the width of the drain region 7 is set to a minimum width with which the contact region can be formed, thereby reducing the drain junction capacity and leakage current.例文帳に追加

ゲート電極５上のシリコン酸化膜６をマスクにドレイン領域７に斜めトレンチ１０を形成して、ドレイン領域７の幅をコンタクト領域を形成できる最小幅にすることで、ドレイン接合容量とリーク電流を減少させる。 - 特許庁

A gate electrode 7 (word line WL) for memory cell selection MISFET extends in the Y direction, on the principal surface of the semiconductor substrate with the same width and a distance between the adjacent gates electrodes (7) (word line WL) is shorter than the width.例文帳に追加

メモリセル選択用ＭＩＳＦＥＴのゲート電極７（ワード線ＷＬ）は、半導体基板の主面のＹ方向に沿って同一の幅で延在し、互いに隣接するゲート電極（７）（ワード線ＷＬ）同士の間隔は、前記幅よりも狭い。 - 特許庁

The width of a semiconductor film 4, located on a gate electrode 2 forming a channel region between a source electrode 6a and a drain electrode 6b, is larger than any of the widths of the source electrode 6a and the drain electrode 6b located on the gate electrode 2, and uneveness regions 4a and 4b are formed in the width direction of the semiconductor film on both side edges of the channel region.例文帳に追加

ソース電極６ａとドレイン電極６ｂの間のチャネル領域を形成するゲート電極２上に位置する半導体膜４の幅が、ゲート電極２上に位置するソース電極６ａの幅とドレイン電極６ｂの幅の何れよりも広く、かつチャネル領域の両辺縁部の半導体膜の幅方向に凹凸部４ａ，４ｂを有して形成する。 - 特許庁

When the polarity of the data signal impressed for every four pixel lines changes, for example, the charging rate of the line is improved by widening the width of gate-on pulses (α+3γ-OEH) impressed on the gate line of first line in which the polarity reverses more than usual, maintaining the width of the data signal impressed on four pixel lines at a fixed value of 4α.例文帳に追加

例えば、４個の画素行ごとに印加されるデータ信号の極性が変化するとした場合、４個の画素行に印加されるデータ信号の幅を４αの一定値に維持したまま、極性が反転された最初の行のゲート線に印加されるゲートオンパルスの幅（α+３γ−ＯＥ_H）を通常より広くすることによって、その行の充電率を高める。 - 特許庁

The method comprises the steps of: forming a gate electrode on a semiconductor wafer; controlling the center-of-gravity axis of ion beams irradiating first and second regions separated with a region just under the gate electrode in between on the semiconductor wafer vertically to the directions of gate length and gate width; and introducing impurities into the first and second regions by irradiating these regions with said ion beams.例文帳に追加

半導体基板にゲート電極を形成する工程と、前記半導体基板の前記ゲート電極直下領域を挟んで分離された第１及び第２の領域に照射されるイオンビームの重心軸を、ゲート長方向及びゲート幅方向に対して垂直に制御する工程と、前記イオンビームを照射して、前記第１及び第２の領域に不純物を導入する工程を備える。 - 特許庁

In an nMOS, the plane of the source/drain region parallel to the gate width direction is brought into contact with an element isolation film into which a silicon nitride film is inserted, and the plane of the source/drain region in parallel to a gate length direction comes into contact with the element isolation film composed only of a silicon oxide film.例文帳に追加

ｎＭＯＳにおいては、ゲート幅方向と平行なソース・ドレイン領域の面がシリコン窒化膜が挿入された素子分離膜と接し、ゲート長方向と平行なソース・ドレイン領域の面がシリコン酸化膜のみからなる素子分離膜と接している。 - 特許庁

By thus forming a deep source region and a deep drain region, current flow that would otherwise concentrate on a shallow part in the gate electrode becomes uniform throughout the trench portion to widen an effective gate width because of the concave and convex portions formed in the well.例文帳に追加

このように、ソース領域とドレイン領域を深く形成することで、ゲート電極部位で浅い部分に集中して流れていた電流がトレンチ部の全体に一様に流れるようになり、ウェルに形成された凹凸によって実効的なゲート幅が広がる。 - 特許庁

The MOS semiconductor device is structured such that a contact region is formed between the trenches in the longitudinal direction of the short linear trenches; gate electrodes are wired in a direction vertically traversing the width of the short linear trenches to conductively connect the gate electrodes in the short linear trenches to one another.例文帳に追加

短い線状のトレンチの長手方向のトレンチ間にコンタクト領域を形成し、短い線状のトレンチの幅を垂直に横断する方向にゲート電極を配線して短い線状のトレンチ内のゲート電極を導電型的に接続する構造とする。 - 特許庁

To solve the problem that large currents need to be supplied to differential input transistors, a differential amplifier circuit needs to be formed with high accuracy, and the gate width W and gate length L of the transistors of the differential pair should be made large to shorten the convergence time of an output signal.例文帳に追加

出力信号の収束時間を短くするためには、差動入力トランジスタに大電流を流し、なおかつ差動増幅回路を高精度に作成する必要があり、差動対のトランジスタのゲート幅Ｗとゲート長Ｌのサイズを大きくしなければならない。 - 特許庁

In this case, a transistor M4 whose channel width and channel length has almost the same ratio as that of the transistor M3 is configured to switch the gain of the error amplifier VEA, and the gate and source of the transistor M4 are connected to the gate of the transistor M3 to configure the transistor M3 and a current mirror circuit.例文帳に追加

ここで、誤差増幅器ＶＥＡのゲインを切替えるために、トランジスタＭ３とチャネル幅とチャネル長の比がほぼ同じトランジスタＭ４を設け、トランジスタＭ３とカレントミラー回路を構成するように、トランジスタＭ４のゲートとソースをトランジスタＭ３のゲートに接続する。 - 特許庁

Adjusting a ratio of a gate width to a gate length of a MOS transistor(TR) being a component of a Gm amplifier designs a Gm value of the Gm amplifier and the Gm-C filter circuit is configured with the Gm amplifiers adopting the identical circuit configuration and the identical control system to each other.例文帳に追加

Ｇｍアンプを構成するＭＯＳトランジスタのゲート幅とゲート長の比を調整することでこのＧｍアンプのＧｍ値を設計し、同一の回路構成と同一の制御方式からなるＧｍアンプを用いて、Ｇｍ−Ｃフィルタ回路を構成する。 - 特許庁

This door device includes: a door plate; a guide shoe provided at a lower end of the door plate to regulate a gate; a fire protection plate having a lateral width which is a width of one sheet of the door device or below and a vertical length which is a length to cover the guide shoe and block the landing and the hoistway.例文帳に追加

本実施形態のドア装置は、ドア板と、ドア板の下端に設けられ、あおりを規制するガイドシューと、横幅がドア装置の１枚の幅以下であり、縦の長さがガイドシューを覆い、乗り場と昇降路とを遮断する長さである防火板と、を備える。 - 特許庁

A jet from part of the overall width of the discharge opening section 3 at the narrow opening area is prevented by the flow characteristic improving board 18, and water jetted out of part of the overall width is scattered by a concrete part 17 located on the back of the gate to prevent the scouring damage.例文帳に追加

また、流量特性改善板１８によって、小開度域での放流用開口部３の全幅からの噴流を避け、全幅の一部から噴流した水をゲート後方のコンクリート部分１７で分散させることで、洗掘による損傷を回避する。 - 特許庁