「gate width」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The plurality of silicon pillars SP penetrating a common upper selection gate electrode USL penetrate alternately, generally along the X-direction, one sides and the other sides in the width direction of the upper selection gate electrodes USG, and the plurality of silicon pillars SP arranged along the Y-direction penetrate the sides identical to one another in the width direction of the upper selection gate electrodes USG.例文帳に追加

そして、共通の上部選択ゲート電極ＵＳＬを貫く複数本のシリコンピラーＳＰが、略Ｘ方向に沿って交互に、上部選択ゲート電極ＵＳＧの幅方向における一方の側と他方の側とを貫き、Ｙ方向に沿って配列された複数本のシリコンピラーＳＰが、上部選択ゲート電極ＵＳＧの幅方向における相互に同じ側を貫くようにする。 - 特許庁

A fastening part 53 with an inner panel 11 is provided on an end at a central C side in the vehicle width direction of the lift gate 5 on a recessed bottom part 45 of the pull handle 25.例文帳に追加

プルハンドル２５の凹陥底部４５におけるリフトゲート５の車幅方向中心Ｃ側の端にインナパネル１１との締結部５３を設ける。 - 特許庁

The effective gate length Lg is regulated by the width and the depth of the recessed part 15 on the section parallel to the word line and is prolonged by two times the depth of the recessed part 15.例文帳に追加

実効ゲート長Ｌｇは、ワード線に平行な断面における凹部１５の幅，深さによって規定されて、凹部１５の深さの２倍分だけ長くなる。 - 特許庁

To provide a process for fabricating a semiconductor device in which a transistor of such a structure as having a large gate width and preventing formation of a parasitic channel can be fabricated.例文帳に追加

ゲート幅が大きく、且つ寄生チャネルの形成を防止した構造のトランジスタを作成できるようにした半導体装置の製造方法を提供する。 - 特許庁

To avoid unequal charging generated in the display device driven in two-dot inversion, the pulse width of a gate signal is adjusted while measuring the load of a data line.例文帳に追加

また、２ドット反転方式で駆動する時に生じる充電不均衡を避けるためにデータ線の負荷を測定してゲート信号のパルス幅を調節する。 - 特許庁

After a third resist pattern 27 is formed, a recess 22 having the same width as that of the gate opening 25 is formed through selectively etching and anisotropically the cap layer 16 exclusively.例文帳に追加

第３のレジストパターン２７を形成後、キャップ層１６のみを選択的かつ異方的にエッチングし、ゲート開口部２５と同じ幅のリセス部２２を形成する。 - 特許庁

In the data table, parameters of a cutoff frequency fc, a noise AGC gain G, a threshold Th and a gate width W are constituted of values stipulated for each electric field strength.例文帳に追加

データテーブルは、カットオフ周波数ｆｃ、ノイズＡＧＣ利得Ｇ、閾値Ｔｈ、ゲート幅Ｗのパラメータを、電界強度ごとに規定された値で構成される。 - 特許庁

The second transistor is formed such that the ratio W/L of the gate width W to the channel length L is larger than the ratio W/L of the first transistor.例文帳に追加

第２トランジスタは、ゲート幅Ｗおよびチャネル長Ｌの比Ｗ／Ｌが第１トランジスタの比Ｗ／Ｌより大きくなるように形成されている。 - 特許庁

The gate terminal of the FET 6 receives a signal outputted from a phase and pulse width control circuit 7 receiving a horizontal drive pulse (HD) signal.例文帳に追加

ＦＥＴ６のゲート端子は、水平駆動パルス（ＨＤ）信号が入力された位相、パルス幅制御回路７から出力される信号が入力されている。 - 特許庁

A gate circuit 3 outputs a pulse having the time width corresponding to a delay time of a delay circuit 2 from rise of a clock pulse CLK generated in a microcomputer 11.例文帳に追加

ゲート回路３はマイコン１１で発生するクロックパルスＣＬＫの立ち上がりから遅延回路２の遅延時間に相当する時間幅のパルスを出力する。 - 特許庁

A slit 15 extending in the width direction is provided at end part of each gate electrode 6 leaving a connection part 10 with the scanning line 1.例文帳に追加

上記各ゲート電極６は、その基端部に上記走査線１との接続部１０を残して幅方向に延びるスリット１５が設けられている。 - 特許庁

To obtain a semiconductor device including a fin-type FET having capability of changing the design of the gate width corresponding to an application and to provide a method for manufacturing the semiconductor device.例文帳に追加

用途に応じてゲート幅を設計変更することが可能なフィン型ＦＥＴを含む半導体装置及びその製造方法を実現する。 - 特許庁

To provide an interception tool for a gate, allowing a person to pass not only by upwardly lifting an interception member arranged in the width direction of a passage but also by pushing the member.例文帳に追加

通路の幅方向に沿って設けられた遮断材を上に上げて通行できるだけでなく、押し込むことでも通行可能なゲート用遮断具の提供。 - 特許庁

To output a burst gate pulse with a constant pulse width, regardless of the variations in electrical characteristics of a circuit element or fluctuations in power supply voltage.例文帳に追加

回路素子の電気的特性のばらつきや電源電圧の変動に関わらず、一定のパルス幅のバーストゲートパルスを安定して出力できるようにする。 - 特許庁

To provide a semiconductor device having a titanium silicide film suppressing the achievement of fine wiring effect even if gate length or wiring width is reduced as well as manufacture thereof.例文帳に追加

ゲート長又は配線幅を細くしても細線効果の発生を抑制したチタンシリサイド膜を備えた半導体装置及びその製造方法を提供する。 - 特許庁

The short pulse is applied based on the temperature information received from a temperature sensor installed in a head unit, and a gate array adjusts the frequency, pulse width and amplitude.例文帳に追加

短パルスの投入はヘッドユニットに設けられた温度センサからの温度情報に基づいて、ゲートアレイがその頻度やパルス幅や振幅を調整する。 - 特許庁

To provide a suitable manufacturing method for semiconductor elements to prevent an INWE phenomenon wherein the threshold voltage of the semiconductor element is decreased owing to the reduction of its gate width.例文帳に追加

ゲート幅が減ることによってしきい値電圧が減少するＩＮＷＥ現象を防止するのに好適な半導体素子の製造方法を提供する。 - 特許庁

To provide a semiconductor device in which current consumption caused by a leakage current being actualized at the gate width is reduced can be suppressed effectively.例文帳に追加

ゲート幅の縮小に伴って顕在化するリーク電流に起因する消費電流を有効に抑制することが可能な半導体装置を提供する。 - 特許庁

The FET 1 and the depletion-type FET 2 have a relation Wg2<Wg1 where Wg1 is the gate width of the FET 1 and Wg2 is that of the depletion-type FET 2.例文帳に追加

ＦＥＴ１のゲート幅をＷｇ１、デプリーション型のＦＥＴ２のゲート幅をＷｇ２と表記すると、Ｗｇ２＜Ｗｇ１の関係がある。 - 特許庁

In a top view, the width of the connection path 22 is set smaller than the sum of those of the gate electrode 15 and the spacer 16 by the element isolation region 12.例文帳に追加

上面からの接続経路２２は、素子分離領域１２によってゲート電極１５及びスペーサ１６を合わせた寸法範囲内の幅となっている。 - 特許庁

A charging circuit and a discharging circuit for controlling the drive of a MOSFET are provided to an auxiliary coil, provided in the secondary side of an inverter/transformer. Accordingly, a gate pulse width of the MOSFET is caused to follow the change in the load, so that a gate pulse of almost the constant width is generated for the change of an input voltage.例文帳に追加

インバータ・トランスの２次側に設けた補助コイルにＭＯＳ−ＦＥＴの駆動を制御する充電回路と放電回路を設け、負荷の変動に対応してＭＯＳ−ＦＥＴのゲートパルス幅を追従させると共に、入力電圧の変動に対してほぼ一定幅のゲートパルスを発生させるようにした。 - 特許庁

In the varicap diode e.g. a P-type gate electrode 3 is formed on a P-type semiconductor substrate 1 via a gate oxide film 2, so that the flat-band voltage Vfb is shifted to the positive side, and the variable width of the capacitance is expanded.例文帳に追加

本発明のバリキャップダイオードは、例えばＰ型の半導体基板１上にゲート酸化膜２を介してＰ型のゲート電極３を形成することで、フラットバンド電圧Ｖｆｂがプラス側にシフトするため、容量の可変幅が広がる。 - 特許庁

To further improve driving performance without increasing an element area in a high driving performance lateral MOS capable of increasing the gate width per unit area, by horizontally forming a plurality of trenches with respect to a gate length direction.例文帳に追加

ゲート長方向に対し水平に複数本のトレンチを形成することにより単位面積当たりのゲート幅を増大させる高駆動能力横型MOSにおいて、素子面積を増加させずに更に駆動能力を向上させる。 - 特許庁

Furthermore, the length (L1) of the bending part 22 is half of the width of the gate electrode 21 (L2), and the bending part 22 forms a leg part of the gate electrode 21 with height which is the same as the thickness of the film of the bending part 22 without overlapping with each other.例文帳に追加

また、この折り曲げ部２２の長さ（Ｌ１）は、ゲート電極２１の幅（Ｌ２）の半分であり、折り曲げ部２２は、互いに重なることなく、折り曲げ部２２の膜厚分の高さをもつゲート電極２１の脚部を形成する。 - 特許庁

To further improve driving performance without increasing an element area in a high driving performance lateral MOS capable of increasing the gate width per unit area by forming multiple trenches horizontally with respect to a gate length direction.例文帳に追加

ゲート長方向に対し水平に複数本のトレンチを形成することにより単位面積当たりのゲート幅を増大させる高駆動能力横型MOSにおいて、素子面積を増加させずに更に駆動能力を向上させる。 - 特許庁

In the biparting gate door 1 with two door bodies 2A, 2B different in door width and horizontally rotatable, upper rails 211A, 211B of the respective door bodies 2A, 2B in the closed state of the gate door are formed in continuous curved shape.例文帳に追加

戸幅の異なる二つの扉体２Ａ、２Ｂを水平回動自在とした両開き式の門扉１であって、門扉閉成状態における各扉体２Ａ、２Ｂの上横框２１１Ａ、２１１Ｂが連続する湾曲形状とする。 - 特許庁

At the portion to which the gate 24 of the outer circumferential surface of the lens body 25 is connected, a recess 61 retreating to the center side of the lens body 25 in the radial direction is formed across a range wider than the width of the gate 24 during molding.例文帳に追加

レンズ本体２５の外周面のゲート部２４が接続される部分には、成形時にゲート部２４の幅より広い範囲に渡ってレンズ本体２５の半径方向中心側に後退した形状の凹部６１が設けられている。 - 特許庁

To provide a semiconductor device that can secure a gate width as designed even when a relative positional deviation occurs between a field region and each mask forming a gate pattern, and to provide a semiconductor storage device using the semiconductor device.例文帳に追加

フィールド領域とゲートパターンを形成する各マスクに相対的位置ずれが生じても、ゲート幅を設計通りに確保できるゲート形状を備えた半導体装置及びそれを用いた半導体記憶装置を提供すること。 - 特許庁

A gate electrode 250 of submicron order depending on the width of the slit ST is formed by utilizing the slit ST (refer to Fig. 3(c)), and then a source region and a drain region are formed oppositely while holding the gate electrode 250 between.例文帳に追加

このスリットＳＴを利用することで、スリットＳＴの幅に応じたサブミクロンオーダのゲート電極２５０を形成し（図３（ｃ）参照）、その後、ゲート電極２５０を挟んで対向配置されたソース領域及びドレイン領域を形成する。 - 特許庁

An OR gate 48 ORs a 100 Hz signal (a) for conducting the dither current control and a 10 kHz signal d having ON width narrower than the signal b and outputs a resulting signal e to an AND gate 47.例文帳に追加

ＯＲゲート４８は、ディザー電流制御を行うための１００Ｈｚの信号ａと信号ｂより狭いオン幅の１０ｋＨｚの信号ｄの論理和をとり、その結果の信号ｅをＡＮＤゲート４７に出力する。 - 特許庁

To further improve a driving capacity without increasing an element area, with respect to a lateral MOS with a high driving capacity, wherein the gate width per unit area is increased by forming a plurality of trenches horizontally in a gate length direction.例文帳に追加

ゲート長方向に対し水平に複数本のトレンチを形成することにより単位面積当たりのゲート幅を増大させる高駆動能力横型MOSにおいて、素子面積を増加させずに更に駆動能力を向上させる。 - 特許庁

An OR gate 48 operates the logical sum of a signal (a) of 100Hz for carrying out dither current control, and a signal (d) of 10kHz whose on-width is narrower than that of a signal (b), and outputs a signal (e) as the result to an AND gate 47.例文帳に追加

ＯＲゲート４８は、ディザー電流制御を行うための１００Ｈｚの信号ａと信号ｂより狭いオン幅の１０ｋＨｚの信号ｄの論理和をとり、その結果の信号ｅをＡＮＤゲート４７に出力する。 - 特許庁

To store gate pulse data and monitor data having each different sampling period in a memory for a monitor, while suppressing a load applied to a microcomputer, and to reduce restriction of a gate pulse point acquirable by a data bus width of the memory for the monitor.例文帳に追加

マイクロコンピュータにかかる負荷を抑制しつつ、サンプリング周期の異なるゲートパルスデータとモニタデータとをモニタ用メモリに格納するとともに、モニタ用メモリのデータバス幅が取得できるゲートパルス点数の制約になるのを低減する。 - 特許庁

To reduce its wiring resistance even when line width of a scanning line connected to a gate electrode is narrowed in a liquid crystal display panel forming an anode oxidized film on the gate electrode surface of a thin film transistor.例文帳に追加

薄膜トランジスタのゲート電極の表面に陽極酸化膜が形成された液晶表示パネルにおいて、ゲート電極に接続された走査線の線幅を細くしてもその配線抵抗を低くすることができるようにする。 - 特許庁

By overlapping the source wiring metal of a MOS transistor with a gate electrode and varying the amount of overlapping with the gate electrode of the wiring metal in the channel width direction by a pattern design value, Vth multiplying realized, without increase in the number of processes.例文帳に追加

MOSトランジスターのソ−ス配線金属をゲート電極にオーバラップさせ、かつそのチャネル幅方向の配線金属のゲート電極へのオーバラップ量をパターン設計値で可変することにより工程増なくマルチVth化を実現する。 - 特許庁

A nitride film is arranged to overlap the source and gate electrodes of a MOS transistor, and the amount of the nitride film overlapping the gate electrode in its channel width direction is made variable by a pattern design value, thus realizing finer multi-Vth making.例文帳に追加

ＭＯＳトランジスターのソ−スとゲート電極にオーバラップするように窒化膜を配し、かつそのチャネル幅方向の窒化膜のゲート電極へのオーバラップ量をパターン設計値で可変することによりきめ細かなマルチＶｔｈ化を実現する。 - 特許庁

In the semiconductor device having an MOS type transistor structure and using the capacity between a gate electrode 23 and an impurity diffusion layer 24 as a varicap, a short channel effect can be utilized by constituting a gate width (GW) formed in a channel region beneath the gate electrode 23 in a multistage.例文帳に追加

本発明の半導体装置は、ＭＯＳ型トランジスタ構造で、ゲート電極２３と不純物拡散層２４間の容量をバリキャップとして用いるものにおいて、前記ゲート電極２３下のチャネル領域に形成されたゲート幅（ＧＷ）を多段階に構成することで、狭チャネル効果を利用することを特徴とするものである。 - 特許庁

A shortest distance between a region 31NN in which the cut portion 33 is formed in a side surface 31N of the N-type gate portion 30N and a side surface 32N of the N-type gate portion 30N is set to be shorter than the width of a portion immediately above a first active region in the N-type gate portion 30N.例文帳に追加

Ｎ型ゲート部分３０Ｎの側面３１Ｎにおける切り欠き部３３が形成されている領域３１ＮＮと、Ｎ型ゲート部分３０Ｎの側面３２Ｎとの間の最短距離は、Ｎ型ゲート部分３０Ｎにおける第１活性領域の直上の部分の幅よりも小さく設定されている。 - 特許庁

The H gate electrode (71) electrically isolates a body region (13), formed in a gate width W direction adjacent to the source region (51) and the drain region (61) from the drain region (61) and the source region (51) through "I" in a transverse direction ( vertical directions in Figure), a center "-" functions as a gate electrode of the original MOS transistor.例文帳に追加

Ｈゲート電極７１は左右（図中は上下）の“Ｉ”によって、ソース領域５１及びドレイン領域６１にゲート幅Ｗ方向に隣接して形成されるボディー領域１３とドレイン領域６１及びソース領域５１とを電気的に分離し、中央の“−”が本来のＭＯＳトランジスタのゲート電極として機能する。 - 特許庁

A gate electrode G2 of a peripheral second nMIS (Q2) is formed not to be higher than the selective gate electrode CG of the selection nMIS, so that the width of a sidewall SW3 formed on a side face of the gate electrode G2 is made small so as not to fill the inside of a shared contact hole C2.例文帳に追加

また、周辺用第２ｎＭＩＳ（Ｑ２）のゲート電極Ｇ２の高さを選択用ｎＭＩＳの選択ゲート電極ＣＧの高さ以下とすることにより、ゲート電極Ｇ２の側面に形成されるサイドウォールＳＷ３の幅を小さくして、シェアードコンタクトホールＣ２の内部がサイドウォールＳＷ３により埋め込まれるのを防ぐ。 - 特許庁

The card base material is one for an IC card and the film-like gate 39 being the part for injecting the molten resin is made wide in the width direction of the cavity 33.例文帳に追加

カード基材は、ＩＣカード用のカード基材であり、溶融樹脂を注入する部分であるフィルム状のゲート３９は、キャビティ３３の幅方向に幅広になっている。 - 特許庁

The game ball shot to a game area passes between the game nails 31 having the passing width dimension D1 that is narrower and passes through the thin-walled section to fall down toward a gate.例文帳に追加

遊技領域に打ち出された遊技球は、狭い通過幅寸法Ｄ１の遊技くぎ３１の間を通過して肉薄部を通りゲートへと向かって落下していく。 - 特許庁

A silicide layer 4b formed on the upper part of the gate electrode 4 includes the width of an upper part thereof wider than that of a bottom part thereof in the cross section in a channel direction.例文帳に追加

ゲート電極４上部に形成されたシリサイド層４ｂは、チャネル長方向の断面において上部の幅が底部の幅よりも広い形状を有している。 - 特許庁

An opening part 14a with opening width 0.13 μm is formed in the gate formation region on the substrate protective film 13 and the first mask film 14.例文帳に追加

次に、基板保護膜１３及び第１のマスク膜１４上のゲート形成領域に該ゲート形成領域に開口幅が０．１３μｍの開口部１４ａを形成する。 - 特許庁

Further, a saturation current is regulated by the JFET resistor whereby the width of a gate electrode can be secured sufficiently and the concentration of current into the channel unit can be avoided.例文帳に追加

また飽和電流は、ＪＦＥＴ抵抗で調整するので、ゲート電極の幅を十分確保することが可能でありチャネル部への電流集中も回避される。 - 特許庁