「gate width」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

An impurity range 3B is formed by the width in a plan view narrower than the width of a dopant layer 51 in a signal detector, so that the potential voltage becomes deeper than this channel region to the channel region under the output gate OG located in the part for a joint with the dopant layer 51 of an FD 5 (first dopant layer 3).例文帳に追加

ＦＤ５の不純物層５１との接続部分に位置する出力ゲートＯＧ下のチャネル領域（第1不純物層３）に、このチャネル領域よりもポテンシャル電位が深くなるように、信号検出部の不純物層５１の平面視幅よりも狭い幅で不純物領域３Ｂが形成されている。 - 特許庁

A rectangular parallelepiped protrusion 21 having height H_B and width W_B is formed on a silicon substrate and a gate oxide film is formed partially on the top surface and the side wall face of the protrusion 21 thus fabricating an MOS transistor.例文帳に追加

シリコン基板上に高さＨ_Ｂで、幅がＷ_Ｂの直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成し、ＭＯＳトランジスタを形成する。 - 特許庁

The liquid crystal display of low power consumption having the wiring having narrow width and thick film thickness and high numerical aperture can be provided by using the thin film wiring as at least one wiring of gate and data wirings of a liquid crystal panel.例文帳に追加

薄膜配線を液晶パネルのゲート配線とデータ配線の少なくとも一方とすることで、幅が狭く膜厚が厚い配線をもち、開口率が大きく、低消費電力の液晶表示装置を提供できる。 - 特許庁

A PWM control circuit 3 controls the ON time width of a signal applied to the gate of the switch element 2, so that the peak value of a current on the primary side of the transformer, detected by the current detecting element 4, is held constant.例文帳に追加

ＰＷＭ制御回路３は電流検出素子４により検出されたトランス一次側の電流のピーク値が常に一定になるように、スイッチ素子２のゲートの印加される信号のオン時間幅を制御する。 - 特許庁

Consequently, a structure in which the planar transistors are arranged in parallel can be realized and the gate width of the device also increases in proportion to the number of laminated layers.例文帳に追加

本発明はプレーナー型トランジスタのゲート電極層とチャネル層を交互に積層した多層構造とするもので、プレーナー型トランジスタを並列に接続した構造が実現でき、ゲート幅も積層数に比例して増加する。 - 特許庁

A count part 10 for measuring the number of count signals within a prescribed time width and outputting discrimination information on the basis of the number of the count signals is connected to the gate generating part 9 and the second discriminator 8.例文帳に追加

ゲート発生部９および第２ディスクリミネータ８には、一定時間幅における計数信号の数を計測し、この計数信号の数に基づいて識別情報を出力する計数部１０が接続されている。 - 特許庁

To provide a sealing nozzle for easily applying a sealing material in a uniform width even on a hemming end edge on the inner face side of an upper edge on the hinge side of a car tail gate in its totally open and jumped upward state.例文帳に追加

上方に跳ね上げられた全開状態の自動車のテールゲートに対しても、そのヒンジ側である上縁部の内面側のヘミング部端縁にシーリング材を均一な幅で容易に塗布できるシーリングノズルを提供する。 - 特許庁

In a seal member 20 of a valve element 22 of the gate valve 18, a recessed part is formed, having a linear part of a size larger than a width of the film in a direction orthogonal to a conveying direction of the film and a moving direction of the valve element.例文帳に追加

ゲートバルブ１８の弁体２２のシール部材２０には、フィルムの搬送方向と弁体の移動方向とに対して直交する方向にフィルムの幅よりも大きいサイズの直線部を有する凹部が形成される。 - 特許庁

A substrate potential region 11b is formed by an N type well 5 at a location in a channel length direction with respect to a gate electrode 17 and sandwiched in a channel width direction by drain regions 11d, 11d.例文帳に追加

ゲート電極１７に対してチャネル長方向の位置であってチャネル幅方向でドレイン領域１１ｄ，１１ｄに挟まれた位置のＮ型ウェル５によって基板電位用領域１１ｂが形成されている。 - 特許庁

In the control circuit 100 of a step-down switching regulator 200, a driver circuit 10 produces first and second gate voltages Vg1 and Vg2 on the basis of a pulse width modulation signal Vpwm subjected to duty ratio control.例文帳に追加

降圧型スイッチングレギュレータ２００の制御回路１００において、ドライバ回路１０は、デューティ比が制御されるパルス幅変調信号Ｖｐｗｍにもとづき、第１、第２ゲート電圧Ｖｇ１、Ｖｇ２を生成する。 - 特許庁

Since the photodiode 11 and the transistors 12-15 in each pixel 10 are arranged in parallel in the vertical direction, the occupied area rate of the photodiode 11 and the width of a gate electrode of each transistor can be increased.例文帳に追加

画素１０内で、縦１列にして、フォトダイオード１１と複数のトランジスタ１２、１３、１４、１５とを並列させることで、フォトダイオード１１の専有面積率、トランジスタのゲート電極の幅を大きくすることができる。 - 特許庁

To provide a method for manufacturing a semiconductor device which can suppress a reduction in the side wall width and avoid a decrease in manufacturing yield due to junction leak current even when a gate electrode is miniaturized.例文帳に追加

サイドウォール幅の減少を抑制し、ゲート電極が微細化された場合であっても接合リーク電流に起因する製造歩留まりの低下を回避することができる半導体装置の製造方法を提供する。 - 特許庁

Furthermore, electric field at the end part of drain is relaxed by forming a two layer spacer 12 on the side wall of the gate electrode 6H of a high voltage operation MISFET QH thereby increasing the width of an LDD region 7H relatively.例文帳に追加

また、高電圧動作ＭＩＳＦＥＴＱ_Hのゲート電極６Ｈの側壁に２層スペーサ１２を形成することによって、ＬＤＤ領域７Ｈの幅を相対的に大きくしてドレイン端部での電界を緩和する。 - 特許庁

An electron emission member 5 installed on the upper surface of a cathode electrode 4 is moved backward from the end part of the cathode electrode 4 on a side opposed to the gate electrode 2, and disposed by controlling the width of the a backward movement area.例文帳に追加

カソード電極４の上面に設けられる電子放出部材５、カソード電極４のゲート電極２に対向する側の端部から後退させ、且つこの後退領域１３の幅を制御して配設する。 - 特許庁

The linking structure of an antistatic circuit fabricated in a signal line (including a gate line, a data line and a common voltage line) of a liquid crystal display panel is changed, so as to exhibit an effect of reducing the width and length of the antistatic circuit.例文帳に追加

液晶表示パネルの信号ライン(ゲートライン、データライン及び共通電圧ラインを含む)に形成される静電気防止回路の連結構造を変更し、静電気防止回路の幅と長さを縮める効果がある。 - 特許庁

By increasing the gate width, V_CE(on) is reduced, and a depletion layer extending from each base region during application of reverse voltage is made to moderately continue by the first p-type impurity region to ensure withstand voltage.例文帳に追加

ゲート幅を広げることでＶ_ＣＥ（ｏｎ）を低減し、第１ｐ型不純物領域によって逆方向電圧印加時に各ベース領域から広がる空乏層を緩やかに連続させて耐圧を確保する。 - 特許庁

The switching circuit 122 is controlled by a load detection circuit 140 that compares the pulse widths of the respective gate pulses SH, SL of the higher-order transistor QH and the lower-order transistor QL with the pulse width of switching voltage Vsw1.例文帳に追加

切替回路１２２は、上位トランジスタＱＨ、下位トランジスタＱＬの各ゲートパルスＳＨ,ＳＬのパルス幅及びスイッチング電圧Ｖｓｗ１のパルス幅を比較する負荷検出回路１４０によって制御される。 - 特許庁

A pair of sheet metal beams 12 of C channel shape spaced apart in a width direction are fixed to the cooling fin and the capacitor supporting frame so as to perpendicularly cross the gate shape of the cooling fan supporting frame and the capacitor supporting frame.例文帳に追加

そして、冷却ファン支持フレーム及びコンデンサ支持フレームの門型に直交するように、幅方向に離間したＣチャンネル形状の一対の板金梁１２を、冷却フィン及びコンデンサ支持フレームに固定する。 - 特許庁

As for the threshold current the comparator 6 detects, the threshold current in the drive transistor 2 is adjusted arbitrarily by adjusting the gate width sizes of the drive transistor 2 and the current sensing transistor 5.例文帳に追加

比較器６が検出するしきい値電流は、駆動用トランジスタ２とカレントセンス用トランジスタ５とのゲート幅サイズを調整することによって、駆動用トランジスタ２におけるしきい値電流を任意に調整する。 - 特許庁

The driving circuit 4 receives the driving voltage DV, video data VSD and synchronizing signal SYN, and outputs a passive driving pulse width modulation signal PDM to a gate electrode 6 and cathode electrode 7 of the panel 5.例文帳に追加

駆動回路４は、駆動電圧ＤＶ、映像データＶＳＤおよび同期信号ＳＹＮを受けて、パネル５のゲート電極６およびカソード電極７にパッシブ駆動パルス幅変調信号ＰＤＭを出力する。 - 特許庁

The charge transfer amount is controlled when transferring the charges on the first analogue shift register 63 to the second shift register 66 by controlling the width of the shift pulse signals to be supplied to a second shift gate 65.例文帳に追加

第２のシフトゲート６５に供給するシフトパルス信号の幅を制御することで、第１のアナログシフトレジスタ６３上の電荷が第２のシフトレジスタ６６に転送されるときの電荷転送量が制御される。 - 特許庁

Each semiconductor active layer 4 and the ohmic contact film 5 has an area that protrudes from the gate electrode 2, and the width of the drain electrode 7 of the protruding area is wider than that on the electrode 2.例文帳に追加

半導体能動層４とオーミックコンタクト膜５とは、ゲート電極２からはみだす領域を有し、ドレイン電極７は前記はみだす領域における幅が、ゲート電極２上における幅よりも広いことを特徴とする。 - 特許庁

Moreover, to store display states according to the display data of the selected pixels, a control signal at a voltage level of a pulse width according thereto is applied to the gate electrodes corresponding to the addresses in the horizontal direction.例文帳に追加

また、水平方向のアドレスに対応する画素のゲート電極へは、選択されている画素の表示データに応じた表示状態を記憶するように、これに応じたパルス幅の電圧レベル制御信号を印加する。 - 特許庁

The controller stage is configured to apply the generated pulse width modulated gate signal to the power stage for changing an operating frequency of each of the plurality of bridge amplifiers from the first switching frequency to the second switching frequency.例文帳に追加

制御器段は、複数のブリッジ増幅器の各々の動作周波数を第１の切替え周波数から第２の切替え周波数に変更するために、発生させたパルス幅変調ゲート信号を電力段に加える。 - 特許庁

To avoid matching defects due to the layout of a transistor, in a mirror circuit for making a current proportional to the gate width flow to a constant current transistor.例文帳に追加

本発明は、定電流用トランジスタに、そのゲート幅に比例した電流を流させるためのミラー回路において、トランジスタのレイアウトに起因するマッチング不良を回避できるようにすることを最も主要な特徴とする。 - 特許庁

To balance a reduction in on-state resistance with a reduction in off-capacitance, and to obtain an optimal design for a gate width, in a semiconductor device for switch using a III-V group nitride, and in a switching circuit.例文帳に追加

III-Ｖ族窒化物を用いたスイッチ用半導体装置及びスイッチ回路において、オン抵抗の低減とオフ容量の低減との両立を図ると共に、ゲート幅に最適な設計値を得られるようにする。 - 特許庁

The field emission display element includes a gate electrode 110 and an insulation layer 120 formed on a substrate sequentially; a cathode electrode 130 formed on the insulation layer 120 crossing the gate electrode 110; a carbon nanotube 150 formed on the cathode electrode 130 having a smaller width than that of the gate electrode 110; and an auxiliary electrode 140 formed in parallel with the cathode electrode 130.例文帳に追加

電界放出ディスプレイ素子は、基板上に順次形成されたゲート電極１１０及び絶縁層１２０と、前記絶縁層１２０上に形成され、前記ゲート電極１１０と交差するカソード電極１３０と、前記カソード電極１３０上に形成され、前記ゲート電極１１０の幅より小さい幅を有するカーボンナノチューブ１５０と、前記カソード電極１３０と平行に形成された補助電極１４０とを含む。 - 特許庁

To compensate for reduction of effective gate width generated by formation of an element region of a flash memory in a transistor forming an SRAM, in a semiconductor integrated circuit device in which the SRAM is included and moreover a flash memory is also mounted.例文帳に追加

ＳＲＡＭを含み、さらにフラッシュメモリを混載される半導体集積回路装置において、ＳＲＡＭを構成するトランジスタにフラッシュメモリの素子領域形成に伴って生じる実効的なゲート幅の減少を補償する。 - 特許庁

Each inverter 10_i is a CMOS inverter obtained by combining a PMOS 11i and NMOS 12_i and changes a ratio of gate width between the PMOS 11_i and the NMOS 12_i to have respectively different logical threshold values.例文帳に追加

各インバータ１０_ｉは、ＰＭＯＳ１１_ｉとＮＭＯＳ１２_ｉを組み合わせたＣＭＯＳインバータで、これらのＰＭＯＳ１１_ｉとＮＭＯＳ１２_ｉゲート幅の比を変えることによって、それぞれ異なる論理閾値電圧を持たせるように構成する。 - 特許庁

To increase/decrease passage width and increase safety in a gate apparatus that defines a passage between partitions disposed left and right and opens and closes the passage with horizontally turnable gates installed on the left and right partitions.例文帳に追加

左右に配置した仕切り体の間を通路と成し、この通路を左右仕切り体に設けた水平回動式のゲートで開閉するゲート装置において、通路幅を広狭大きく変更できるようにすると共に安全性も向上させる。 - 特許庁

A steel pipe is pressed, a cross section of the steel pipe is formed into the gate shape (opening 12) having a width on its leg tips 11 in a state that pipe inner faces are abutted on each other at predetermined parts 15, 16, and further the contact parts 15, 16 of the pipe inner faces are bonded to each other.例文帳に追加

鋼管を加圧し、所定箇所15,16で管内面相互を接触させつつ、鋼管の断面形状を、脚部先端11が幅を持つ門形状（開口12）に形成し、さらに管内面相互の接触部15,16を接合させて得る。 - 特許庁

To provide a semiconductor device, capable of suppressing variations in impurity distribution of a gate electrode of effectively controlling the electric field concentration to an STI (shallow trench isolation) edge portion, and of suppressing that an effective channel width becomes narrow, and to provide a method of manufacturing the device.例文帳に追加

ゲート電極の不純物分布のバラツキを抑え、ＳＴＩエッジ部分への電界集中をより効果的に制御でき、実効チャネル幅が狭くなることを抑制できる半導体装置およびその製造方法を提供する。 - 特許庁

In the door body of a sluice gate weir with a high door body as compared with the width of the weir, the same fish pass as the pipe channel fish pass is flowed down as it is folded in the form of a story, and discharged to the downstream side base part of the door body.例文帳に追加

堰の巾に比し扉体高さの高い水門堰の扉体においては、前記する管路状魚道と同様魚道を階層状に折り返しながら流下させ、扉体の下流側基部に放流させる。 - 特許庁

The gate groove 4 has a shape of its opening end 4a defined by the element isolation region 3 in a channel-width direction, and is formed so as to be in contact with the pair of diffusion regions 5 respectively in a channel length direction E.例文帳に追加

ゲート溝４は、チャネル幅方向Ｄではその開口端４ａの形状が素子分離領域３により画定され、且つ、チャネル長方向Ｅでは一対の拡散領域５にそれぞれ接するように形成されている。 - 特許庁

Thus, since a plurality of channels 21 is formed between the source electrodes 17 and the drain electrodes 18, the overall length of the channel width is significantly extended, compared with the length of a movable gate 15, and a large drain current can be taken out.例文帳に追加

ソース電極１７とドレイン電極１８との間に形成されるチャネル２１も複数となって、可動ゲート１５の長さと比較して、チャネル幅の全長が大幅に長くなり、大きなドレイン電流が取り出せるようになる。 - 特許庁

To provide a semiconductor device in which the characteristics in high frequency and high output of a high output FET having a large gate width can be satisfactorily are exerted by a matching circuit having an impedance conversion function with less deteriorated performance.例文帳に追加

性能の劣化が少ないインピーダンス変換機能をもつ整合回路によって、大きなゲート幅を有する高出力ＦＥＴの高周波、高出力特性を十分に引き出すことのできる半導体装置を提供する。 - 特許庁

For forming openings in the comparatively thick insulation film on the drain-source forming region of the high withstand voltage transistor, etching is performed without reducing the width of the sidewall formed on the side of the gate of the lower withstand voltage transistor.例文帳に追加

高耐圧トランジスタのドレイン・ソース形成領域上の比較的厚い絶縁膜に開口部が設けられる際には、低耐圧トランジスタのゲートの側方に形成されたサイドウォールの幅が小さくならないようにエッチングが実行される。 - 特許庁

N-type semiconductor regions 3a and p-type semiconductor regions 3b are formed alternately in the width direction of a gate, on a part of the semiconductor layer 3 interposed between p-type well region 5 and the n-type drain region 4.例文帳に追加

半導体層３には、ｐ形ウェル領域５とｎ形ドレイン領域４との間に介在する部分にｎ形半導体領域３ａとｐ形半導体領域３ｂとがゲート幅方向において交互に形成される。 - 特許庁

To suppress that resistance of wiring becomes high in disconnection in a pn junction border of a metal silicide film without interrupting high integration by thickening wiring width of wiring in a gate electrode having the metal silicide film including impurity.例文帳に追加

不純物を含む金属シリサイド膜を有するゲート電極等の配線の配線幅を太くしたりして高集積化を妨げることなく、金属シリサイド膜のＰＮ接合境界における断線による配線の高抵抗化を抑制する。 - 特許庁

A projecting shape part 19 having a backward projecting face continuous to a rear bumper 5 in a closed state in a substantially flush manner in the vertical direction and the vehicle width direction is integrally projected from the lower end of a rear gate 3 backward of a vehicle body.例文帳に追加

閉状態でリヤバンパー５と上下方向及び車幅方向にほぼ面一に連続する後方突出面部１９ｂを有する突出形状部１９を、リヤゲート３下端部に車体後方に向かって一体に突設する。 - 特許庁

Since parts of the second portions 24A21 and 24A22 of the H-shaped gate 25A1 are formed on the field region 30A having a fixed length in the channel lengthwise direction, a channel width W1 is specified by the length of the first portion 24A11.例文帳に追加

Ｈ型ゲート２５Ａ１の２つの第２部分２４Ａ２１，２４Ａ２２の各々の一部が、チャネル長方向で一定長さのフィールド領域３０Ａ上に形成されることで、第１部分２４Ａ１１の長さでチャネル幅Ｗ１が規定される。 - 特許庁

Even when such a treatment as above-mentioned is performed, gate wirings (wiring width: 0.1 to 5 μm) 101 and 104 are within the resistive temperature range, and as they are protected by a protective film 105, the wirings can be maintained in low resistance without oxidization.例文帳に追加

このような加熱処理を加えても、ゲート配線（配線幅：０．１μｍ〜５μｍ）が耐えうる温度範囲以内であり、且つ保護膜により保護されているので酸化されずに、配線を低抵抗に維持することができる。 - 特許庁

For this reason, the width of the trench 13 in which only the p^+-type contact buried layer 14 is disposed can be narrow compared to a trench in which, for example, an interlayer insulating film and gate wiring are disposed, like a conventional semiconductor device.例文帳に追加

これにより、ｐ^+型コンタクト埋込層１４のみしか配置されないトレンチ１３の幅を、従来の半導体装置のように層間絶縁膜やゲート配線などが配置されるトレンチと比較して、狭くすることが可能となる。 - 特許庁

By turning the wiring to at least one of the gate wiring and data wiring of a liquid crystal panel, the liquid crystal display device in which the wiring of the narrow width and the thick film is provided, the aperture ratio is high and power consumption is low can be provided.例文帳に追加

配線は液晶パネルのゲート配線とデータ配線の少なくとも一方とすることで、幅が狭く膜厚が厚い配線を有し、開口率が大きく、低消費電力の液晶表示装置を提供できる。 - 特許庁

A bulk potential corresponding to the threshold voltage is generated by connecting a bulk terminal (b) of a transistor T2 whose threshold voltage is to be controlled to a gate terminal (g) of a diode connection type transistor T1 having its gate terminal (g) and drain terminal (d) short circuited, and thus the absolute value and variance width of the threshold are suppressed.例文帳に追加

しきい値電圧を制御したいトランジスタＴ２のバルク端子ｂを、同しきい値電圧を有し、ゲート端子ｇとドレイン端子ｄを短絡したダイオード接続型のトランジスタＴ１のゲート端子ｇと接続することで、しきい値電圧に応じたバルク電位を発生させ、しきい値の絶対値及びばらつき幅を抑制することを可能とする。 - 特許庁