「interrupt interface」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Actually required gate signal and interrupt signal are generated in an interrupt control part 5 according to output timing of the pulse set via a user interface 7.例文帳に追加

割り込み制御部５ではユーザ・インタフェース７を介して設定されたパルスの出力タイミングに従って実際に必要なゲート信号と割り込み信号の生成が行われる。 - 特許庁

Then, data specified by the interrupt signal 3a are output from the low speed bus interface 1b to the high speed bus interface 1c, and an interrupt signal 3b is output from the peripheral equipment part data look-ahead control part 1a.例文帳に追加

そして、低速バスインタフェース１ｂから高速バスインタフェース１ｃへ割り込み信号３ａによって特定されたデータが出力されて、周辺機器部データ先読み制御部１ａから割り込み信号３ｂが出力される。 - 特許庁

In the primary side, an Ir transmission timing generating section 13 counts a CLK of an I.430 interface 11 for generating an interrupt timing.例文帳に追加

プライマリ側では、Ｉ．４３０インタフェース１１のＣＬＫをＩｒ送信タイミング生成部１３でカウントし割込みタイミングを生成する。 - 特許庁

Furthermore, an Ir-DA interface 12 transmits/receives data with a period of I.430 frame CLK set in advance by the interrupt timing.例文帳に追加

また、Ｉｒ−ＤＡインターフェース１２は割込みタイミングで予め設定されたＩ．４３０フレームＣＬＫ分のデータを送受信する。 - 特許庁

When receiving the interrupt signal, the tracing interface 11 obtains the counter value, and adds the counter value to the trace information obtained from a corresponding component.例文帳に追加

トレース用インタフェース１１は，割り込み信号を受信すると，カウンタ値を取得し，対応するコンポーネントから取得したトレース情報にカウンタ値を付加する。 - 特許庁

The term Static reflects the fact, that interrupt moderation is always enabled, regardless how much network load is currently passing via a particular interface. 例文帳に追加

Staticという用語は、あるインタフェースに現在どれだけのネットワーク負荷がかかっているかに関わらず、割り込み調停が常に有効になることを表している。 - JM

Then, data specified by the interrupt signal 3a are read from the high speed bus interface 1c through a high speed bus 2b from the outside.例文帳に追加

そして、高速バス２ｂを介して高速バスインタフェース１ｃから割り込み信号３ａによって特定されたデータが外部から読み出されるようになる。 - 特許庁

The channel interface provides a channel for executing communication with, for instance, a processor facility, a memory flow control facility, a machine status register, and an external processor interrupt facility.例文帳に追加

チャンネル・インターフェースは、例えば、プロセッサ・ファシリティ、メモリ・フロー制御ファシリティ、マシン・ステータス・レジスタ、および外部プロセッサ割り込みファシリティと通信するためのチャンネルを提供する。 - 特許庁

When a charge imposition card is set to a composite system 100 of a prescribed slave unit during processing of a consecutive copying, a control means 140 detects it and validates a user interface for interrupt copying of the slave unit by discriminating an interrupt copying instruction given to the slave unit.例文帳に追加

連動複写の処理中に、所定の子機の複合システム１００に課金カードをセットされると、これが検知されて、制御手段１４０はその子機において割り込み複写指示があったものとして、当該子機の割り込み複写のユーザインタフェースを有効にする。 - 特許庁

The input/output device 1 is provided with a general-purpose interface control circuit 11, a serial interface control circuit 12, a memory 13, an interrupt control circuit 14, a data picking mode detection circuit 15, a data picking mode set switch 16, a display element 17, an MPU 20, a data buffer 23, and a lower interface control circuit 24.例文帳に追加

また、入出力装置１は、汎用インターフェイス制御回路１１，シリアルインターフェイス制御回路１２，メモリ１３，割り込み制御回路１４，データ採取モード検出回路１５，データ採取モード設定スイッチ１６，表示素子１７，ＭＰＵ２０，データバッファ２３及び下位インターフェイス制御回路２４を具備している。 - 特許庁

When a system trouble is detected in the guest OS 411, a virtual interrupt input part 405 on the management OS 401 issues an external interrupt to a virtual CPU 412 that operates the guest OS 411 through a software interface 301 of the virtual computer control part 30.例文帳に追加

ゲストＯＳ４１１のシステム障害を検出すると、管理ＯＳ４０１上の仮想割り込み入力部４０５が仮想計算機制御部３０のソフトウェアインタフェース３０１を介してゲストＯＳ４１１を動作させている仮想ＣＰＵ４１２に対して外部割り込みを発行する。 - 特許庁

The request signal of the look-ahead and storage of data specified from an address corresponding to an interrupt signal 3a input from a peripheral equipment part data look-ahead control part 1a is input to a low speed bus interface 1b and a high speed bus interface 1c.例文帳に追加

周辺機器部データ先読み制御部１ａから入力された割り込み信号３ａに対応するアドレスによって特定されたデータの先読みおよび格納の要求信号が、低速バスインタフェース１ｂおよび高速バスインタフェース１ｃに入力される。 - 特許庁

In the secondary side, when an Ir interface 20 detects a valid reception interrupt, a CPU 22 reads the count of a CLK counter 25, controls a VCO 24 in response to the difference from a set value to match the CLK of an I.430 interface 21 with the primary side CLK.例文帳に追加

セカンダリ側では、Ｉｒインターフェース２０が有効受信割込みを検出すると、ＣＰＵ２２がＣＬＫカウンタ２５のカウンタ値を読込み、設定された値とのズレに応じてＶＣＯ２４を制御し、Ｉ．４３０インタフェース２１のＣＬＫをプライマリ側ＣＬＫに合わせる。 - 特許庁

Upon finishing sample output, a button for designating OK/NG (continue/interrupt) of the master unit and the slave unit, respectively, appears on the user interface (touch panel 121) of the composite system 100A of the master.例文帳に追加

それぞれでサンプル出力が終わると、親機の複合システム１００Ａのユーザインタフェース（タッチパネル１２１）には、親機、子機のそれぞれに対してＯＫ／ＮＧ（継続／中止）を指示するボタンが現れる。 - 特許庁

The input buffer DMA-transfers, through the input interface, received data to the memory; when the data does not reach the maximum packet size, the input buffer generates an interrupt signal 2 indicative of the completion of reception.例文帳に追加

入力バッファは、入力インターフェースを介して受信したデータをメモリにＤＭＡ転送し、データが最大のパケットサイズに満たないときは、受信の終了を示す割り込み信号(2)を発生する。 - 特許庁

Thus, since the CPU 14 does not need to access a host interface 11 via an I/O controller 12 to search for the interrupt source, a throughput of the CPU 14 can be improved.例文帳に追加

従って、同ＣＰＵ１４は、割込原因を探索するためにＩ／Ｏコントローラ１２を介してホストインターフェース１１にアクセスする必要がなくなるので、ＣＰＵ１４のスループットを向上させることが可能になる。 - 特許庁

The mobile terminal 3 comprises: an entry section 31; an interrupt controller 32; a management section 33; a cache 34; an IC card interface 36; a ROM 37; a RAM 38; a transmission reception section 39; and a display section 40.例文帳に追加

携帯端末装置３は、入力部３１と、割り込みコントローラ３２と、管理部３３と、キャッシュ３４と、ＩＣカードインターフェース３６と、ＲＯＭ３７と、ＲＡＭ３８と、送受信部３９と、表示部４０とから構成される。 - 特許庁

When all inputs to exchange interface sections 11-1-11-N of the subscriber line terminal station device 10 connected to an exchange 2 are interrupted, a control circuit 17 discriminates that the device 10 is under construction or the like and outputs a control signal to interrupt an output from an alarm generating circuit 19 to an operation interface section 16.例文帳に追加

交換機２に接続された加入者線端局装置１０の交換機インターフェース部１１-1〜１１-Nの全てが入力断の状態であるとき、制御回路１７は、工事中等であることを判定し、警報発生回路１９からオペレーションインターフェース部１６への出力を遮断させる制御信号を出力する。 - 特許庁

When a personal computer 21 is inoperative because of power interrupt or the like, the terminal adaptor detects whether or not a printer 22 or a G3 facsimile equipment connected to an analog interface section 13 and a P1394 interface section 6 is operative, upon the receipt of G4 facsimile image data or electronic mail data through an ISDN line.例文帳に追加

パーソナルコンピュータ２１が電源ＯＦＦ等で動作不能の場合において、ＩＳＤＮ回線を通じてＧ４ファクシミリ画像データ、または電子メールデータが着信したとき、アナログインターフェース部１３及びＰ１３９４インターフェース部６に接続されたプリンタ２２やＧ３ファクシミリが動作可能であるか否かを検知する。 - 特許庁

A conversion control LSI 28 converts a signal between the SATA interface of the hard disk drive 30 and the USB interface of the external device, and OFF-controls the P-type MOS-FET 52, upon detection of the idle state of the hard disk drive 30, to interrupt the power supply to the hard disk drive for power waving.例文帳に追加

変換制御ＬＳＩ２８は、ハードディスクドライブ３０のＳＡＴＡイスインタフェースと外部のＵＳＢインタフェースとの間で相互に信号変換すると共に、ハードディスクドライブ３０のアイドル状態を検出した際に、Ｐ型ＭＯＳ−ＦＥＴ５２をオフ制御してハードディスクドライブ３０に対する電源供給を遮断してパワーセーブする。 - 特許庁

The printer includes: a plurality of end points (EP0 to EPx) to be used for communication with the computer 10; and a CPU 42 configured to interrupt-transfer a keycode to the computer 10 from at least one end point EP2 to be used for HID (Human interface Device)-class communication among the plurality of endpoints (EP0 to EPx).例文帳に追加

本発明は、コンピュータ１０との通信に使用される複数のエンドポイント（ＥＰ０からＥＰｘ）と、複数のエンドポイント（ＥＰ０からＥＰｘ）のうちＨＩＤ（Human Interface Device）クラスの通信に使用する少なくとも１つのエンドポイントＥＰ２からキーコードをコンピュータ１０にインタラプト転送するＣＰＵ４２と、を備えるプリンタである。 - 特許庁

A communication prevention circuit 31 disabling illegal communication of data with high security is provided between the MPU 16 of the 2nd control section 12 and an external communication interface 23 to open and interrupt the communication path.例文帳に追加

第２の制御部１２のＭＰＵ１６と外部通信インタフェース２３との間には、機密性の高いデータに関する不正な通信を不可能にする通信防止回路３１が設けられ、通信経路が開放されて遮断されている。 - 特許庁

The CPU interface circuit includes a register for storing the current number of accesses of state access and the previous number of state accesses, and configured to compare the current register value with the previous register value by a comparator circuit, and to generate an interrupt signal to a CPU when detecting any change.例文帳に追加

現在のステートアクセス数を保持するレジスタと現在より前のステートアクセス数を保持するレジスタを持ち、比較回路により現在と現在より前のレジスタ値を比較し変化を検知したら、CPUに対して割込み信号を発生する。 - 特許庁

When the clock permission signal CKE is given, the clock control part 30 supplies the bus clock BCK, as an internal clock CLK, to a bus interface part 10 and an interrupt outputting part 40 independently of a selection signal SEL to the slave block 2.例文帳に追加

クロック制御部３０は、クロック許可信号ＣＫＥが与えられると、このスレーブブロック２に対する選択信号ＳＥＬに拘らず、バスクロックＢＣＫを内部クロックＣＬＫとしてバスインタフェース部１０と割込出力部４０に供給する。 - 特許庁

In this communication interface device, a communication I/F part 103 of the parallel computer is provided with an interrupt occurrence condition determining part 103b for confirming that packets including a message about a series of synchronization processing are received from all of a plurality of node computers by synchronous queuing.例文帳に追加

本発明の並列計算機の通信Ｉ／Ｆ部１０３は、一連の同期処理に係るメッセージが入ったパケットを全ての複数のノードコンピュータから受信したことを同期待ち合わせにより確認する割り込み発生条件判定部１０３ｂを備える。 - 特許庁

The facsimile machine switches to a power interrupt mode for stopping an operation of a control means 13 contained in an interface 11 by stopping a clock of the means 13, except when an effective operation is executed in a normal operation mode, and can switch to the normal operation mode by the means 13, when it receives a start signal.例文帳に追加

通常動作モードで有効な動作を行っているとき以外は制御手段13のクロックを停止してインターフェース部11に内蔵された制御手段13の動作を停止する停電力モードに切換え、起動信号を受けると制御手段13が通常動作モードに切換えられるようにする。 - 特許庁

To interrupt a through current in a shorter time than the case in a conventional semiconductor device in the case where a potential higher than a power potential on the side of a high potential in a semiconductor device is applied to elements in this semiconductor device comprising an interface circuit for conducting the input/output of a signal between the inerface circuit and other circuit.例文帳に追加

他の回路との間で信号の入出力を行うインターフェース回路を含む半導体装置において、この半導体装置の高電位側の電源電位よりも高い電位が端子に印加された場合に、従来よりも短時間で貫通電流を遮断する。 - 特許庁

Further, the user setting information 11b is automatically changed so as not to interrupt the power to the external interface section 2 in the power saving mode after the first power saving mode above on the basis of the result of detection by connection detection sections 21d, 22d for detecting a connection state with a PC 102.例文帳に追加

また、ＰＣ１０２との接続状態を検出する接続検出部２１ｄ，２２ｄの検出結果に基づいて、その後の省電力モード時に外部インターフェース部２への電源供給が遮断されないようにユーザ設定情報１１ｂを自動的に変更する。 - 特許庁

A determination unit (CLK_CNT, RW_DECODE) determines a digital interface standard to which the data word transmitted in clock cycles of the clock signals according to the number of the clock cycles of the clock signals (the interrupt permission signal is in a predetermined value in the clock cycles) conforms.例文帳に追加

決定ユニット（ＣＬＫ＿ＣＮＴ、ＲＷ＿ＤＥＣＯＤＥ）は、クロック信号のクロックサイクル（これらのクロックサイクルの間は、割り込み許可信号は所定の値にある）の数に応じて、これらのクロックサイクルの間に伝送されたデータワードが準拠しているデジタルインターフェース標準を決定する。 - 特許庁

To provide an interface device and an image forming device, capable of reducing latency produced when an interrupt request, relayed by a functional module adjacent to a control module, is given to the control module, when multi-stage connection of functional modules to the control module is made by use of predetermined high-speed serial buses.例文帳に追加

所定の高速シリアルバスを用いて、制御モジュールに機能モジュールを多段接続した場合に、制御モジュールと隣接する機能モジュールを中継した割り込みの要求が制御モジュールに対して行われたときにおけるレイテンシを削減することができるインタフェース装置及び画像形成装置を提供することを目的とする。 - 特許庁

Many operation command keys, such as ten keys, a transmission button, a reception button and an interrupt button are provided as mechanical switches and touch panels, order terminals 8-1, 8-2, and 8-n are also configured including a displaying part for displaying messages, and an interface 6 for performing transmission and reception through a transmitting and receiving part 7 is provided.例文帳に追加

テンキー、送信ボタン、受信ボタン、割込ボタン等々の多数の操作指令キーが機械的スイッチやタッチパネル形式で設けられると共に、メッセージの表示する表示部を含んでオーダーターミナル８-1、８-2、８-nが構成され、送受信部７を通じて送受信を行うためのインターフェイス６が設けられている。 - 特許庁

A CPU 11 of this electronic apparatus that receives a notice of the opening of a card over 7 from a detection circuit 18 checks an operating mode and transmits an instruction signal to interrupt a power line (a) or a bus line (b) to an interface section 16, in order to inhibit access to the memory card 8, when the operating mode is photographing mode or a data rewrite mode.例文帳に追加

この電子機器のＣＰＵ１１は、検出回路１８からカード蓋７が開けられた旨を通知された際、そのときの動作モードを調べ、その動作モードが撮影モードまたはデータ書き換えモードである場合には、メモリカード８に対するアクセスを禁止すべく、電源ラインａおよびバスラインｂをオフするための指示信号をインタフェース部１６に送信する。 - 特許庁

Each independent address register write signal, extended data register write signal, and port data write signal is generated by using the interface signal of a printer port, and a general I/O bus 14 constituted of 8 output data buses, 6 address buses, 4 input data buses, and 1 interrupt control signal is constructed, and plural quickly controllable I/O ports can be directly connected from the CPU of a personal computer.例文帳に追加

プリンタポ−トのインタ−フェイス信号を使って，各々が独立な，アドレスレジスタ書出し信号，拡張デ−タレジスタ書出し信号，及び，ポ−トデ−タ書出し信号を生成し，出力デ−タバス８本，アドレスバス６本，入力デ−タバス４本，割込み制御信号１本からなる汎用Ｉ／Ｏバス１４を構築して，パソコンのＣＰＵから直接，高速に制御可能な多数のＩ／Ｏポートを接続可能にする。 - 特許庁