「locked loop」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a phase comparator circuit with a maximum operating frequency and to provide a phase-locked loop circuit.例文帳に追加

最大動作周波数の高い位相比較回路およびフェーズ・ロックド・ループ回路を提供する。 - 特許庁

1st and 2nd filters 16a and 16b of different characteristics are added to a PLL(phase locked loop) circuit.例文帳に追加

ＰＬＬ回路に、特性の相違する第一及び第二のフィルタ１６ａ，１６ｂを設ける。 - 特許庁

To provide a system and a method for generating a reset signal in a phase-locked loop (PLL) circuit.例文帳に追加

フェーズ・ロックド・ループ（ＰＬＬ）回路内でリセット信号を発生するシステム及び方法を提供する。 - 特許庁

A phase-locked loop is formed of the injection synchronizing oscillator 10, the phase comparator 20 and a filter 30.例文帳に追加

位相拘束ループは、注入同期発振器１０、位相比較器２０，フィルタ３０で形成される。 - 特許庁

This phase locked loop circuit comprises a timing recovery block and a carrier recovery block.例文帳に追加

復調装置の位相ロックループ回路にはタイミング回復ブロックとキャリア回復ブロックとが含まれる。 - 特許庁

The delay line may be included in a delay-locked loop so as to match the period of the delay elements (101).例文帳に追加

遅延ラインは、遅延素子（１０１）の周期に一致するように遅延ロックループに含まれてもよい。 - 特許庁

A frequency synthesizer consisting of a phase locked loop(PLL) is provided with a fraction frequency divider 28.例文帳に追加

位相同期ループ（ＰＬＬ）で構成された周波数シンセサイザに、分数分周器２８を設ける。 - 特許庁

PHASE-LOCKED LOOP CIRCUIT HAVING AUTOMATIC REGULATOR OF FREE-RUNNING FREQUENCY OF VOLTAGE-CONTROLLED OSCILLATOR例文帳に追加

電圧制御発振器の自走周波数の自動調整機能を有する位相ロックループ回路 - 特許庁

To provide a PLL(phase-locked loop) circuit which operates at high speed and eliminates the need for adjusting the phase of the clock.例文帳に追加

高速動作が可能、かつクロックの位相調整が不要なＰＬＬ回路を提供すること。 - 特許庁

The local oscillator is constituted of a phase-locked loop including frequency dividers 40 and 44.例文帳に追加

局部発振器は、周波数分周器４０及び４４を含んだフェーズロックループから構成される。 - 特許庁

The circuit includes simpler circuit arrangement, compared with the conventional one for obtaining a bit clock using analog PLL (phase locked loop) circuit.例文帳に追加

アナログＰＬＬ回路を用いてビットクロックを得るものに比べて、簡単な回路構成となる。 - 特許庁

The phase-locked loop generates a mean time value continuously from the time differences of all the faucets of a polygon.例文帳に追加

フェーズロックループはポリゴンの全てのファセットの時間差から、平均時間値を連続的に生成する。 - 特許庁

To provide a delay-locked loop circuit capable of avoiding a harmonic lock state and a dead lock state.例文帳に追加

ハーモニックロック状態とデッドロック状態とを回避できる遅延同期ループ回路を提供する。 - 特許庁

To obtain a stable synchronous clock by improving output jitter in a digital phase-locked loop circuit.例文帳に追加

ディジタル位相同期ループ回路において出力ジッタを改善して安定な同期クロックを得ること。 - 特許庁

To provide a phase-locked loop circuit which can enhance both a locking speed and stability simultaneously.例文帳に追加

ロックスピードと安定度との両者を同時に高めることができるフェイズロックループ回路を得る。 - 特許庁

OPTICAL RECEIVER, PHASE-LOCKED LOOP CIRCUIT, VOLTAGE CONTROLLED OSCILLATOR AND FREQUENCY RESPONSE VARIABLE AMPLIFIER例文帳に追加

光受信器、位相同期ループ回路、電圧制御発振器および周波数応答可変増幅器 - 特許庁

DELAY-LOCKED LOOP FOR CONTROLLING DELAY TIME USING SHIFTER AND ADDER, AND CLOCK DELAYING METHOD例文帳に追加

シフタ及び加算器を利用して遅延時間を調節する遅延固定ループ及びクロック遅延方法 - 特許庁

To provide a delay synchronous loop circuit capable of preventing an abnormal locked state at the time of a start.例文帳に追加

起動時に異常なロック状態になることを防止できる遅延同期ループ回路を提供する。 - 特許庁

Terminal equipment between the road and vehicles is provided with a phase locked loop system 9 having a loop generating a demodulation clock synchronized with the phase of a reception signal and a loop system control circuit 7-6 for controlling the phase locked loop system 9 on the basis of reference information including vehicle speed V.例文帳に追加

路車間通信端末装置は、受信信号の位相に同期した復調クロックを発生するループを有する位相同期ループ系９と、車両速度Ｖを含む参照情報に基づいて、位相同期ループ系９を制御するループ系制御回路７−６とを備える。 - 特許庁

The delayed response amplifier 5 amplifies the output of the loop filter 3 and drives the VCO 4 at a response speed slower than that of a phase locked loop PLL 1.例文帳に追加

遅応答増幅器５は、ループフィルタ３の出力を増幅し、ＰＬＬ１の応答速度に較べ遅い応答速度でＶＣＯ４を駆動する。 - 特許庁

While, a PLL circuit (Phased Locked Loop) being a phase control circuit is built in a controller 12B as the slave side, and the synchronizing signal 15 outputted from the controller 12A is inputted.例文帳に追加

一方、スレーブ側であるコントローラ１２Ｂには位相制御回路であるＰＬＬ回路（Phase Locked Loop）が内蔵され、かつコントローラ１２Ａから出力された同期信号１５が入力されるようになっている。 - 特許庁

Charge currents in a charge pump of a phase locked loop are equalized by controlling one of DC current sources by using a feedback signal generated from a common mode voltage of a fully differential phase locked loop filter.例文帳に追加

フェイズロックループのチャージポンプにおけるチャージ電流を、全差動フェイズロックループフィルタのコモンモード電圧から生成されるフィードバック信号を用いて直流電流源の１つを制御することにより等化する。 - 特許庁

PHASE DIFFERENCE DETECTION CIRCUIT AND ITS METHOD, PHASE COMPARATOR HAVING THE PHASE DIFFERENCE DETECTION CIRCUIT, PHASE LOCKED LOOP CIRCUIT HAVING THE PHASE DIFFERENCE COMPARATION CIRCUIT AND OPTICAL DISK DRIVE SERVO DEVICE USING THE PHASE LOCKED LOOP CIRCUIT例文帳に追加

位相差検出回路とその方法、該位相差検出回路を有する位相比較器、該位相比較回路を有する位相同期回路、および、該位相同期回路を用いた光ディスクドライブ・サーボ装置 - 特許庁

In assembling, a ring part 4b of the loop clutch 4 is locked on a fitting part 3 of the frame 2, and a hook part 4a is locked on a hanging hole 6 of the pinch body 5.例文帳に追加

組立はナスカン４のリング部４ｂを枠体２の取付部３に係着、さらに、フック部４ａをピンチ本体５の吊孔６に係着する。 - 特許庁

The electric signal related to a sonic wave when no detecting gas exists in a receiving pipe 17 is synchronously locked in a feedback circuit 20 constituting a phase-locked loop.例文帳に追加

受容管１７内に検出ガスが存在しないときの、音波に関する電気信号をフェイズロックドループを構成する帰還回路２０内で同期（ロック）する。 - 特許庁

The electric signal related to a sonic wave when no detecting gas exists in a detection pipe 17 is synchronously locked in a feedback circuit 20 constituting a phase-locked loop.例文帳に追加

検出管１７内に検出ガスが存在しないときの、音波に関する電気信号をフェイズロックドループを構成する帰還回路２０内で同期（ロック）する。 - 特許庁

The input timing signal (XIN) is used as an input signal and a corresponding output signal (XOUT) with locked phase is generated by a phase locked loop (7).例文帳に追加

フェーズロックドループ（７）はこの入力タイミング信号（Ｘ_IN）を入力信号として使用し、位相のロックされた対応する出力信号（Ｘ_OUT ）を発生する。 - 特許庁

An electric signal about an acoustic wave when no detection gas exists in a space is synchronized (locked) within a feedback circuit 20 constituting a phase locked loop.例文帳に追加

空間中に検出ガスが存在しないときの、音波に関する電気信号をフェーズロックドループを構成する帰還回路２０内で同期（ロック）する。 - 特許庁

Phase-locked loop (PLL) circuitry may be needed for operation of such receiver and/or transmitter circuitry.例文帳に追加

ＰＬＬ回路網は、そのような受信機および／または送信機回路網の動作に必要であり得る。 - 特許庁

PHASE LOCKED LOOP CIRCUITS, OFFSET PLL TRANSMITTERS, HIGH FREQUENCY INTEGRATED CIRCUITS FOR COMMUNICATION AND RADIO COMMUNICATION SYSTEMS例文帳に追加

位相同期ループ回路、オフセットＰＬＬ送信機、通信用高周波集積回路及び無線通信システム - 特許庁

PHASE-LOCKED LOOP CIRCUIT, MULTICARRIER CDMA SYSTEM RECEIVER USING SAME, AND PHASE LOCKING METHOD例文帳に追加

位相同期ループ回路及びこれを用いたマルチキャリアＣＤＭＡ方式受信機並びに位相同期方法 - 特許庁

SYSTEM AND METHOD FOR CORRECTING PHASE LOCKED LOOP TRACKING ERROR USING FEED-FORWARD PHASE MODULATION例文帳に追加

フィードフォーワード型位相変調を用いて位相ロックループのトラッキング誤差を補正するためのシステム及び方法 - 特許庁

METHOD AND APPARATUS FOR ACHIEVING 50% DUTY CYCLE ON OUTPUT VCO OF PHASE LOCKED LOOP例文帳に追加

位相同期ループの出力ＶＣＯにおいて５０％デューティサイクルを達成するための方法および装置 - 特許庁

A signal input section (21) of the amplifier (2) is connected to an output section (61) of the phase-locked loop (6).例文帳に追加

増幅装置（２）の信号入力部（２１）は、位相ロックループ（６）の出力部（６１）に接続されている。 - 特許庁

A PWM controller comprises an input node operable to receive a reference signal and a phase-locked loop (PLL).例文帳に追加

ＰＷＭコントローラは、基準信号を受信する入力ノードと、位相ロックループ（ＰＬＬ）とを備えている。 - 特許庁

To provide a phase-locked loop in which power consumption is not large, phase noise is reduced and a tuning range is wide.例文帳に追加

消費電力が大きくなく、位相ノイズが小さく、広い同調範囲のＰＬＬを提供する。 - 特許庁

With respect to the delay locked loop(DLL), a gray code counter (gray code: alternation code) is used as a delay register.例文帳に追加

ディレイロックドループ（ＤＬＬ）において、遅延レジスタとしてグレイコードカウンタ（グレイコード：交番符号）を用いる。 - 特許庁

To provide a delay locked loop device, capable of a duty cycle compensation (DCC), in which problems in the operation of a delay locked loop are solved by resetting the delay locked loop if a phase difference between rising and falling clocks of DCC is over specific delay, in response to a change in a power supply voltage, after locking.例文帳に追加

ＤＣＣを可能とする遅延固定ループにおいて、ロックの後、電源電圧値の変化に応じ、ＤＣＣの立ち上がりクロック及び立ち下がりクロックの位相差が特定遅延以上となるとき、遅延固定ループをリセットするようにし、遅延固定ループの動作上の問題を解決する遅延固定ループ装置を提供を課題とする。 - 特許庁

To provide a self-bias phase-locked loop circuit and its self-bias method which is insensitive to process changes.例文帳に追加

工程変化に鈍感なセルフバイアス位相同期ループ回路及びそのセルフバイアス方法を提供する。 - 特許庁

The mirror cover 3 is folded on the thin hinge 12c for the mirror cover, and locked by a Hook-and Loop fastener 9.例文帳に追加

ミラーカバー３はミラーカバー用薄肉ヒンジ１２ｃを軸にして折り畳んで面ファスナー９で係止する。 - 特許庁

DELAY-LOCKED LOOP CIRCUIT FOR INTERNALLY PERFORMING DUTY CYCLE CORRECTION BY ITSELF, AND DUTY CYCLE CORRECTION METHOD THEREOF例文帳に追加

内部でそれ自体でデューティサイクル補正を行う遅延同期ループ回路及びそのデューティサイクル補正方法 - 特許庁

FREQUENCY/PHASE-LOCKED LOOP CLOCK SYNTHESIZER USING FULL DIGITAL FREQUENCY DETECTOR AND ANALOG PHASE DETECTOR例文帳に追加

全デジタル周波数検出器及びアナログ位相検出器を用いる周波数／位相同期ループクロックシンセサイザ - 特許庁

To provide a simple structure for reducing a phase noise of a phase comparator in a PLL (phase locked loop) circuit.例文帳に追加

ＰＬＬ回路における位相比較器の位相雑音を低減するための簡易な構成を提供する。 - 特許庁

To provide a phase-locked loop circuit highly accurately controlling the frequency of an output clock signal.例文帳に追加

出力クロック信号の周波数を高精度で制御することができる位相ロックループ回路を提供する。 - 特許庁

The phase comparator 18, a loop filter 19, a VCO (Voltage Controlled Oscillator) 20 and a frequency divider 21 configure a PLL (Phase Locked Loop) for generating the reference clock STC (System Time Clock) of 27 MHz.例文帳に追加

位相比較器１８、ループフィルタ１９、ＶＣＯ２０および分周器２１が２７ＭHzの基準クロックＳＴＣを生成するためのＰＬＬを構成する。 - 特許庁