「locked loop」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

This circuit is used for preventing locking failure of the delay locked loop (DLL) circuit to be generated in escape of a power-down mode.例文帳に追加

パワーダウンモードの脱出の際に発生できる遅延固定ループ（ＤＬＬ）回路ロックフェイルを防止するための回路である。 - 特許庁

A phase- locked loop (PLL) circuit includes the VCO of this type, controlled by a phase/ frequency detecting circuit.例文帳に追加

位相ロックループ（“ＰＬＬ”）回路は位相／周波数検出回路によって制御されるこの種のＶＣＯを含んでいる。 - 特許庁

The phase locked loop characteristics are optimized by performing feedback for the detection result on the current value of the charge pump 105.例文帳に追加

この検出結果をチャージポンプ１０５の電流値にフィードバックすることで、位相同期ループ特性を最適化する。 - 特許庁

A linear phase detector in the digital phase-locked loop 30 converts the sine wave samples into a linear ramp signal of phase values.例文帳に追加

デジタルＰＬＬ３０中の線形位相検出部は、正弦波サンプルを位相値の線形ランプ信号に変換する。 - 特許庁

The system has a digital phase locked loop(PLL) consisting of a full digital circuit configuration and a standard cell structure.例文帳に追加

本システムは、全デジタル回路構成及びスタンダードセル構造から構成されたデジタルフェーズロックループ（ＰＬＬ）を有している。 - 特許庁

VOLTAGE CONTROLLED OSCILLATION CIRCUIT, PHASE-LOCKED LOOP CIRCUIT USING THEREOF, AND SEMICONDUCTOR APPARATUS WITH SAME例文帳に追加

電圧制御発振回路、電圧制御発振回路を用いたフェーズ・ロックド・ループ回路、及びそれを備えた半導体装置 - 特許庁

An automatic calibration circuit 21 selects an operational frequency range of a VCO(voltage controlled oscillator) 12 of the phase locked loop.例文帳に追加

自動較正回路２１は、位相同期ループのＶＣＯ（電圧制御発振器）１２の動作周波数帯域を選択する。 - 特許庁

The audio detection of the IF signal is performed via an audio delay-locked loop operating in quadrature to the audio FM signal.例文帳に追加

ＩＦ信号のオーディオ検波は、オーディオＦＭ信号と直交に動作するオーディオ遅延ロックループを通して実行される。 - 特許庁

METHOD OF CONTROL FOR DELAY LOCKED LOOP, SEMICONDUCTOR DEVICE INCLUDING THE SAME AND SYSTEM OPERATED BY CLOCK SYNCHRONIZATION例文帳に追加

ディレイロックドループ、当該ディレイロックドループを含む半導体装置およびクロック同期により動作するシステムのための制御方法 - 特許庁

A phase locked-loop circuit includes first and second counting means 10 and 14 that are connected to first and second registers.例文帳に追加

第一および第二レジスタへ接続された第一および第二計数手段10,14を含む位相同期ループ回路が開示される。 - 特許庁

To solve a problem of a conventional phase locked loop device that cannot ensure the tracking performance when the stability of phase locking with an external clock is too much emphasized.例文帳に追加

外部クロックとの位相同期をとる安定性を重視しすぎると、その追従性を確保することができない。 - 特許庁

To implement an oscillator that oscillates a stable high-frequency signal and a method of correcting a loop bandwidth of a phase-locked circuit.例文帳に追加

安定した高周波信号を発振する発振器および位相同期回路のループ帯域補正方法を実現する。 - 特許庁

To provide a phase locked loop device whose pull in time does not become long and in which a capture range can be enlarged.例文帳に追加

引き込み時間が長くならず、かつキャプチャーレンジを広くすることが可能な位相同期ループ装置を提供すること。 - 特許庁

To provide a circuit for a stable operation of a delay locked loop circuit in a power down mode operation for a low power operation of a semiconductor with respect to the delay locked loop circuit of SDRAM.例文帳に追加

半導体設計技術に関し、特に、ＳＤＲＡＭの遅延固定ループ回路に関し、さらに詳細には、半導体の低電力動作のためのパワーダウンモードの動作の際に、安定した遅延固定ループ回路の動作のための回路を提供すること。 - 特許庁

In the signal processing circuit 10, provided with the PLL(phase- locked loop) circuit 30 that receives reproduction data resulting from digitizing a reproduced signal via the 1st equalization circuit 10, the 1st equalization circuit 10 is configured with a transverse filter 13.例文帳に追加

再生信号をデジタル化した再生データが第１の等化回路１０を介して入力されるフェーズロックドループ(PLL:Phase Locked Loop) 回路３０を備える信号処理回路１００において、上記第１の等化回路１０をトランスバーサルフィルタ１３にて構成する。 - 特許庁

A delay-locked loop (DLL) circuit is coupled to the phase-locked loop circuit and the oversampling phase selecting circuit, and used for comparing the data phase of the data signal with the clock phase of the selected clock signal, so as to delay the data phase of the data signal by a delay time until the data phase is locked as the clock phase.例文帳に追加

遅延ロックループ（ＤＬＬ）回路は、位相ロックループ回路およびオーバーサンプリング位相選択回路に接続されており、データ信号のデータ位相と選択されたクロック信号のクロック位相とを比較して、データ位相がクロック位相にロックするまで遅延時間分だけデータ信号のデータ位相を遅延させる。 - 特許庁

To provide a semiconductor memory device comprising a delay locked loop outputting a delay-locked clock with a corrected duty ratio irrespective of changes in a voltage, temperature and manufacture state.例文帳に追加

電圧、温度、製造状態の変化にかかわらず、デューティ比の補正された遅延固定クロックを出力可能な遅延固定ループを備える半導体メモリ装置を提供すること。 - 特許庁

To provide a phase locking circuit for generating a signal phase-locked to an external reference signal, the phase locking circuit that realizes phase control at a desired speed while keeping the stability of a phase locked loop.例文帳に追加

外部基準信号に位相同期した信号をつくり出す位相同期回路において、位相同期ループの安定性を保持したまま希望する速度の位相制御を実現すること。 - 特許庁

A phase locked loop (PLL) circuit comprising oscillators 38-1-n, multipliers 40-1-n, and loop filters 42-1-n extracts FM modulate components from outputs of the circuits 34-1-n.例文帳に追加

発振器３８−１〜ｎ、乗算器４０−１〜ｎ及びループフィルタ４２−１〜ｎからなる位相ロックループ（ＰＬＬ）回路は、回路３４−１〜ｎの出力からＦＭ変調成分を抽出する。 - 特許庁

To provide a phase-locked loop circuit that has a short lock time from a dead lock state restored to a locks state.例文帳に追加

デッドロック状態から復帰してロック状態となるまでの引き込み時間が短いフェーズロックドループ回路を提供すること。 - 特許庁

In the phased-locked loop (PLL), a lock detection circuit generates a high-speed lock detection signal to be used for detecting instantaneous loss of lock.例文帳に追加

ロック検出回路は、ロックの瞬間的喪失を検出するため用いられる高速ロック検出信号を発生する。 - 特許庁

To provide phase-error combination logic for a multi-channel data detection system with a phase locked loop for each channel.例文帳に追加

各チャネル用のフェーズ・ロック・ループを有するマルチチャネル・データ検出システムの位相エラー組み合わせ論理を提供することにある。 - 特許庁

The phase detector, the counter and the delay element form the delay locked loop so as to automatically set the delay time during the calibration.例文帳に追加

較正の間は、位相検出器、カウンタ及び遅延要素が遅延ロックループを形成して遅延時間を自動的に設定する。 - 特許庁

The phase locked loop (1) is provided with a frequency divider circuit (14) having a frequency division ratio (N), which can be set, in a feedback path.例文帳に追加

位相同期ループ（１）は、フィードバック経路に、設定可能な分周比（Ｎ）を有する周波数分割器回路（１４）を備えている。 - 特許庁

To constitute a frequency synchronization circuit or the like of a circuit which is simplified in comparison with a circuit including a PLL (Phase Locked Loop) circuit.例文帳に追加

ＰＬＬ回路を含んだ回路に比べて周波数同期回路等を簡単な回路によって構成できるようにする。 - 特許庁

To provide a PLL (Phase-Locked Loop) circuit and the like, suppressing an increase in chip size and having a wide oscillation frequency band.例文帳に追加

チップサイズの増大を抑え、広帯域の発振周波数帯域を有することが可能なＰＬＬ回路等を提供すること。 - 特許庁

To provide a delay locked loop circuit which stably performs a delay locking operation regardless of level variation in an external power supply voltage.例文帳に追加

外部電源電圧のレベル変動とは関係なく安定的に遅延固定動作を行う遅延固定ループ回路を提供する。 - 特許庁

To provide a data decoding device which decodes serial data to parallel data without using an analog circuit such as a PLL(phase-locked loop) circuit.例文帳に追加

ＰＬＬ回路などのアナログ回路を用いずに、直列データを並列データに復号するデータ復号装置を提供する。 - 特許庁

To provide frequency error combination logic for a multi-channel data detection system with a phase locked loop for each channel.例文帳に追加

各チャネル用のフェーズ・ロック・ループを有するマルチチャネル・データ検出システムの周波数エラー組み合わせ論理を提供することにある。 - 特許庁

To provide a phase locked loop circuit capable of making frequency followup ability compatible with the frequency stability of an output signal in the case of locking.例文帳に追加

周波数追従性とロック時の出力信号の周波数安定性とを両立した位相同期回路を提供する。 - 特許庁

This radio frequency amplifier uses an offset phase locked loop to generate a radio frequency signal from a base band signal.例文帳に追加

本無線周波数増幅器はベースバンド信号から無線周波数信号を作るのに、オフセット位相ロックループ（６−１９）を使う。 - 特許庁

To provide a register controlled delay locked loop circuit in which a needless current is prevented to flow in a shift register during rest of the shift register.例文帳に追加

シフトレジスタのリセット時にシフトレジスタに不要な電流が流れないようにしたレジスタ制御ディレイロックループ回路を提供する。 - 特許庁

To improve a locking characteristic of the digital phase locked loop circuit by canceling an effect of a DC offset in an RF signal.例文帳に追加

ＲＦ信号におけるＤＣオフセットの影響をキャンセルし、デジタル式位相同期回路の引き込み特性を向上させること。 - 特許庁

To provide a device achieving accurate positioning by two dimensional PLL (phase locked loop) without depending on a marker.例文帳に追加

二次元のＰＬＬによって、マーカーに頼らない位置合わせを行い、精度の良い位置合わせを可能とする装置を提供する。 - 特許庁

In a DLL (delay locked loop) circuit 10, a delay line circuit 101 can change a delay amount and can give delay to a reference clock signal RCLK.例文帳に追加

ディレイ・ライン回路１０１は、遅延量を変更可能であり、基準クロック信号ＲＣＬＫに遅延を与えることができる。 - 特許庁

An SNR is improved with narrow band filtering processing with respect to a wobble signal, and a phase locked loop is formed on the basis of the SNR.例文帳に追加

ウォブル信号を狭帯域なフィルタリング処理によってＳＮＲを改善し、これをもとに位相同期ループを形成する。 - 特許庁

To provide a microcomputer capable of selecting the operational/non-operational state of a DLL (Delay Locked Loop), equalizing a reset release timing especially even if either a PLL (Phase Locked Loop) or the DLL is used, and generating a long reset release waiting time internally when using the DLL.例文帳に追加

ＤＬＬの動作／非動作を選択でき、特にＰＬＬ、ＤＬＬのどちらを使う場合でもリセット解除タイミングを同じにすることができ、またＤＬＬを使用する場合の長いリセット解除待ち時間を内部で生成することができるマイクロコンピュータを提供する。 - 特許庁

To provide a phase locked loop device capable of switching frequency at a high speed in an asynchronous state and reducing spurious radiation in a synchronous state.例文帳に追加

非同期状態では周波数の高速切り替えが可能で、同期状態ではスプリアス量の低減された位相同期装置を得る。 - 特許庁

A phase locked loop PLL realizes a counter reaction 35 between an output section of the 2nd processing block 34 and the interpolation block 33.例文帳に追加

位相同期ループＰＬＬは、第２処理ブロック３４の出力部と補間ブロック３３との間にカウンタ−リアクション３５を実現する。 - 特許庁

The bush 2 provided at the end of the wire is locked to the sleeve 3 put on the wire W to form the loop at the end of the wire.例文帳に追加

ワイヤー端部に設けたブッシュ２を、ワイヤーＷに挿通されたスリーブ３に係止することにより、ワイヤー端部にループを形成できる。 - 特許庁

To provide a phase-locked loop and a phase-locking method that can synchronize 1st and 2nd clock signals, whose frequencies differ from each other.例文帳に追加

周波数が相違する第１及び第２クロック信号を同期化させる位相同期回路および位相同期化方法を提供する。 - 特許庁

By this setup, an excellent signal/noise ratio can be obtained through a limiter and a phase detector, and the phase-locked loop is improved in performance.例文帳に追加

これにより、リミッタおよび位相検出器により優れた信号対雑音比がもたらされ、位相ロックループの性能が向上する。 - 特許庁

To provide a phase-locked loop circuit that prevents a stationary phase error due to a leak at an input section of a voltage-controlled oscillation circuit.例文帳に追加

電圧制御発振回路の入力部でのリークに起因する定常位相誤差を防止できる位相ロックループ回路を提供する。 - 特許庁

To provide a phase mixing circuit, which prevents the increase of jitter even when PVT is fluctuated, and a delay locked loop circuit equipped with the circuit.例文帳に追加

ＰＶＴが変動してもジッタの増加を防止する位相混合回路及びそれを備えた遅延固定ループ回路を提供する。 - 特許庁

To provide a delay locked loop which is capable of reducing a delay locking time and reducing current consumption of a delay locking circuit.例文帳に追加

遅延固定にかかる時間を短縮し、遅延固定のための回路の電流消費を低減する遅延固定ループを提供すること。 - 特許庁