「memory buses」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The semiconductor memory system comprises a memory controller, N system data buses, and a first to P-th memory module groups.例文帳に追加

半導体メモリシステムは、メモリコントローラ、Ｎ個のシステムデータバス及び第１ないし第Ｐメモリモジュール群を具備する。 - 特許庁

Three or more memory buses 30a, 30b, 30c, 30d are routed to a memory forming an assembly of the memory module.例文帳に追加

本発明の１実施形態では、３つ以上のメモリバス(30a,30b,30c,30d)が、メモリモジュールのアセンブリをなすメモリにルーティングされる。 - 特許庁

To verify a cache memory that operates across different buses in real time.例文帳に追加

異なるバスをまたがって動作するキャッシュメモリをリアルタイムに検証する。 - 特許庁

To provide a semiconductor memory system comprising a memory module connected to divided system data buses.例文帳に追加

分割されたシステムデータバスに連結されるメモリモジュールを具備する半導体メモリシステムが提供される。 - 特許庁

Memory is not divided among channels but the channels are interconnected with data buses to eliminate constraints by memory capacity, and the structure of the data buses down to memory is layered to eliminate physical dependence on memory.例文帳に追加

チャンネル毎にメモリを分けるのではなく、チャンネル間をデータバスにて接続してメモリ容量の制約を無くし、メモリまでのデータバスの構成を階層化することで、物理的なメモリへの依存を無くした。 - 特許庁

The dedicated serial data buses and/or control buses may be configured to provide unbuffered access to the individual memory devices from the memory controller.例文帳に追加

前記専用直列データバス及び／又はコントロールバスは、前記メモリコントローラから前記それぞれのメモリデバイスにバッファされないアクセスを提供するように形成できる。 - 特許庁

A two-dimension crossbar switch 490 links many digital buses to a memory bank array so that many digital buses 500 may simultaneously access memory banks which are different from one another.例文帳に追加

２次元クロスバースイッチ（４９０）は多数のデジタルバス（５００）が互いに異なるメモリバンクを同時にアクセスできるようにデジタルバスとメモリバンクアレイとを連結する。 - 特許庁

To allow for switching between 32-bit and 64-bit external memory/buses.例文帳に追加

３２ビットまたは６４ビットの外部メモリ・バス間の切り替えを可能にする。 - 特許庁

To reduce bottlenecks in constituents such as buses in the path of a system memory and a GPU memory or the like.例文帳に追加

システムメモリ及びＧＰＵメモリの経路上のバス等の構成要素におけるボトルネックを軽減する。 - 特許庁

A CPU 200, a memory 300 and a memory 301 exchange control signals and data via buses.例文帳に追加

ＣＰＵ２００、メモリ３００およびメモリ３０１は、バスを介して制御信号やデータのやりとりをおこなう。 - 特許庁

The first to P-th memory module groups are connected to the system data buses and comprise N memory modules respectively.例文帳に追加

第１ないし第Ｐメモリモジュール群はシステムデータバスに連結されて、それぞれＮ個のメモリモジュールを具備する。 - 特許庁

Each block of the memory can receive not more than three synchronous memory requests in response to three different memory buses 1012-1014.例文帳に追加

メモリの各ブロックは、３つの異なるメモリバス１０１２〜１０１４に応答して３つまでの同時メモリ要求を受信できる。 - 特許庁

Next, the diagnosis control part 3 controls a bus switching signal 1 and connects memory buses 9a-9d and diagnostic buses 10a-10d.例文帳に追加

次に、診断制御部３はバス切換信号１１を制御して、メモリバス９ａ〜９ｄと診断バス１０ａ〜１０ｄを接続する。 - 特許庁

The memory system further includes respective dedicated serial data buses and/or control buses configured to couple respective ones of the memory device sets to a memory controller 360 external to the at least one memory module.例文帳に追加

前記メモリシステムは、それぞれの前記メモリデバイスセットを前記少なくとも一つのメモリモジュールの外部のメモリコントローラにカップリングするように形成されるそれぞれの専用直列データバスおよび／またはコントロールバスを備える。 - 特許庁

To maximize the using efficiency of three kinds of buses which are a system bus, a memory bus and a processor bus.例文帳に追加

システムバス、メモリバス、プロセッサバスの三種の各バスの使用効率を最大とする。 - 特許庁

A semiconductor memory has memory blocks 1-1 to 1-N, and local buses 5-1 and 5-2.例文帳に追加

本発明の半導体記憶装置は、メモリブロック１−１〜１−Ｎとローカルバス５−１、５−２とを具備している。 - 特許庁

A semiconductor memory is composed of plural banks, a cannel memory 3, a data control circuit 4, and buses 21-23.例文帳に追加

半導体記憶装置を複数のバンク、チャンネルメモリー３、データ制御回路４、バス２１〜２３とから構成する。 - 特許庁

When there are parallel accesses to a program memory 402 and a data memory 403, and any data cannot be recovered at this time, only the data of buses 410 and 411 in the program memory are traced and the data in buses 420 and 421 in the data memory are stored in storage devices 407 and 408 at the current stage.例文帳に追加

プログラムメモリ(402)とデータメモリ(403)とに並列アクセスがあり、この時のデータがいずれも復元できない時、現ステージでは、プログラムメモリのバス(410,411)のデータのみをトレースし、データメモリのバス(420,421)のデータは記憶装置(407,408)に格納する。 - 特許庁

To enable the functional sharing of a memory between a plurality of buses at a low cost.例文帳に追加

複数のバス間で、高機能かつ低コストでメモリを共有することができるようにする。 - 特許庁

The N system data buses are output from the memory controller and have a width of M/N bits.例文帳に追加

Ｎ個のシステムデータバスはメモリコントローラから出力されてＭ／Ｎビットの幅を有する。 - 特許庁

Dedicated buses 107, 113 are provided for inputting into and outputting from image processing means (a frame memory 108 for image processing, a CPU 110, a main memory 111, and a frame memory 112 for image processing) that perform software-processing, and a frame memory 106 for preprocessing and a frame memory 114 for display are connected to the buses, respectively.例文帳に追加

ソフトウェア処理する画像処理手段（画像処理用フレームメモリ108、CPU110、主メモリ111及び画像処理用フレームメモリ112）の入出力に専用バス107及び113を設け、これらのバスに前処理用のフレームメモリ106及び表示用のフレームメモリ114をそれぞれ接続する。 - 特許庁

The selecting mechanisms are connected with all of the memory banks (11 to 14 and 41 to 44) in the plurality of memory banks (11 to 14 and 41 to 44) and all of the buses (35 to 37 and 65 to 67) in the plurality of buses (35 to 37 and 65 to 67).例文帳に追加

このメモリシステムは、複数のメモリバンク（１１〜１４、４１〜４４）と、複数のバス（３５〜３７、６５〜６７）と、選択機構（１０５、４６、４７、２０５、１５、１６）とを備える。 - 特許庁

In operation cycles of data buses, a memory 10 outputs data to a database 31 and the data are transferred to a microcontroller 20 via data buses 32 and 33.例文帳に追加

データバスの動作サイクルにおいて、メモリ１０はデータをデータバス３１に出力し、このデータはデータバス３２，３３を介してマイクロコントローラ２０に転送される。 - 特許庁

The respective DMA controllers are constituted to be coupled to respective memory buses, so as to control the respective control busses.例文帳に追加

各ＤＭＡコントローラは、各メモリバスに結合され、各メモリバスを制御するように構成される。 - 特許庁

The printer further comprises an address conversion unit connected with both first and second memory buses.例文帳に追加

プリンタは、第１および第２のメモリバスの両方に接続されたアドレス変換ユニットを有する。 - 特許庁

To reduce costs and to shorten time required for transferring data concerning memory access between plural buses.例文帳に追加

複数バス間のメモリアクセスにおいてコストの削減、データの転送に要する時間の短縮を図る。 - 特許庁

This data transfer device comprises: a processor 11; a main memory 13; and a DMAC 22 connected through a plurality of buses to the main memory 13.例文帳に追加

データ転送装置１は、プロセッサ１１と、主メモリ１３と、主メモリ１３と複数のバスを介して接続されたDMAC２２とを含む。 - 特許庁

This bus system 1 comprises: a plurality of buses 11a, 11b; bridges 12a, 12b connecting the buses 11a, 11b; the memory 13 storing the data; the memory controller 14 directly accessing the memory 13; the bus master 15 requiring the writing or reading of the data; and a writing completion notifying device 16.例文帳に追加

バスシステム(1)は、複数のバス(11a,11b)、バス(11a,11b)を接続するブリッジ(12a,12b)、データを記憶するメモリ(13)、メモリ(13)に直接アクセスするメモリコントローラ(14)、データの書き込みや読み出しを要求するバスマスタ(15)、および、書き込み完了通知器(16)より成る。 - 特許庁

A semiconductor device includes: a memory control part 10 which can control the external memory 61 having a plurality of banks by synchronizing it with a clock; buses connected to the memory control part; and a circuit module which is provided corresponding to the buses and can instruct memory access.例文帳に追加

半導体装置は、複数バンクを持つ外付けメモリ６１をクロックに同期して制御可能なメモリ制御部１０と、前記メモリ制御部に接続されたバスと、前記バスに対応して設けられメモリアクセスを指示することが可能な回路モジュールとを備える。 - 特許庁

The three-way connection control means 103 includes a bus-memory connection controller connected to address buses and control buses of the respective buses 111, 112, 113 to transfer address and control signals therebetween, and for generating a data bus control signal.例文帳に追加

該三叉路接続コントロール手段103は、各バス111、112、113のアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号発生用のバス・メモリ接続コントローラを有する。 - 特許庁

Data pines and instruction pins of the memory 400 share the buses where the memory 420 is connected to the section 400.例文帳に追加

フレームメモリ４２０がデータ階調信号補正部４００と接続するバスを、フレームメモリ４００のデータピンと命令ピンが共有している。 - 特許庁

To provide a memory control device capable of sharing a memory bus, reducing the number of buses and securing a fixed data transfer rate.例文帳に追加

ローカルメモリに対して、共有バスを介して複数のメモリコントローラでそのアクセスを制御しようとしたとき、データの干渉が発生する。 - 特許庁

To secure a memory access sequence in a system using common memory among a plurality of buses having different protocols.例文帳に追加

複数の異なるプロトコルを持つバス間で共有メモリを使用するシステムにおいて、メモリアクセスの順序保障を行うことを目的とする。 - 特許庁

The I/F includes a memory and a plurality of directors interconnected through an I/F state data bus and a plurality of EUD buses.例文帳に追加

I/FはメモリとI/F状態データバスと複数のEUDバスを介して相互接続された複数のデイレクタを含む。 - 特許庁

A memory clock setting function 161 acquires the band of a memory bus 21, and acquires the total band of a CPU bus 20 and the I/O buses 22 (a, b).例文帳に追加

メモリクロック設定機能１６１は，メモリバス２１の帯域を取得し，ＣＰＵバス２０とＩ／Ｏバス２２（ａ，ｂ）との合計帯域を取得する。 - 特許庁

A master system and a slave system are separated by data buses for the memory controllers to ensure independence of each system.例文帳に追加

また、主系、従系をメモリコントローラのデータバスにて切り分けを行ない、それぞれの系の独立性を確保した。 - 特許庁

The scan chain gives respective bits to a multi-bit status storage data language to store them in the memory via the system buses.例文帳に追加

スキャン・チェーンはそれぞれのビットを多ビット状態保存データ語に与え、システム・バスを介してメモリに記憶する。 - 特許庁

A memory bus multiplexer is connected between a subsystem memory bus and the each DMA controller, and is set to make all DMA controllers control the respective memory buses, using an arbiter.例文帳に追加

メモリバスマルチプレクサは、サブシステムメモリバスと各ＤＭＡコントローラとの間に結合され、アービタを用いて、如何なるＤＭＡコントローラもメモリバスを制御可能なようにメモリバスマルチプレクサを設定する。 - 特許庁

The semiconductor memory device has a pair of the read data buses (RDB, /RDB) for transmitting the output of a memory cell detected by a latch sense amplifier (1) by each of respective ports.例文帳に追加

半導体記憶装置は、ラッチセンスアンプ（１）で検知したメモリセルの出力を伝える１対のリードデータバス（ＲＤＢ，／ＲＤＢ）を各ポート毎に有する。 - 特許庁

A built-in memory is divided into two types of first memories (5, 7) and second memories (4, 6), and is made accessible in parallel by third buses (XAB, XDB) and second buses (YAB, YDB) respectively.例文帳に追加

内蔵メモリは第１のメモリ（５，７）と第２のメモリ（４，６）に２面化され、第３のバス（ＸＡＢ，ＸＤＢ）と第２のバス（ＹＡＢ，ＹＤＢ）によって夫々並列的にアクセス可能にされている。 - 特許庁

To enable a bus master to output an operation request to a plurality of buses, and to enable a memory controller to accept the operation request from the buses to perform a latency control to respective ports.例文帳に追加

バスマスタが複数のバスへ動作要求を出力可能とする構成とし、メモリコントローラがバスからの動作要求を受け付け、各ポートに対するレイテンシ制御を可能とする。 - 特許庁

The three-forked path connection control means 103 is provided with a data switch connected to the respective address buses, control buses and data buses of the processor bus 111, the memory bus 112 and the system bus 113 for mutually transferring address and control signal and mutually transferring data on the data buses in accordance with data bus control signal.例文帳に追加

この三叉路接続コントロール手段１０３は、プロセッサバス１１１、メモリバス１１２、システムバス１１３のそれぞれのアドレスバスと制御バスとデータバスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号に応じてこれらのデータバス上のデータを相互に転送するデータスイッチを有する。 - 特許庁

that is, the write/read of the stream to/from the memory (54C) is conducted simultaneously by using the buses 50, (56).例文帳に追加

すなわち、メモリ５４Ｃに対する符号化ストリームの書込みと読出しが、バス５０，５６を使用して同時に行われる。 - 特許庁

To reduce the number of read-write buses and the length of wiring in a semiconductor device in which a plurality of memory chips are stacked.例文帳に追加

複数のメモリチップが積層された半導体装置においてリードライトバスの本数及び配線長を削減する。 - 特許庁

To provide a data transfer device for efficiently executing inter-memory MDA data transfer between a plurality of independent buses.例文帳に追加

独立した複数のバス間でメモリ間のＭＤＡデータ転送を効率よく実行するデータ転送装置を提供する。 - 特許庁