「memory connected」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The memory gate electrode 7 of the memory transistor is connected to a word line 5, and erasure in word line units can be made.例文帳に追加

メモリトランジスタ部のメモリゲート電極（７）はワード線（５）に接続され、ワード線単位での消去が可能にされる。 - 特許庁

A memory 170 connected to the CPU 110 is constituted of the nonvolatile memory and stores the driving state of the pump.例文帳に追加

ＣＰＵ１１０に接続されるメモリ１７０は、不揮発性メモリで構成され、ポンプの運転状態を記憶する。 - 特許庁

A processor having a cache memory is connected through the bus mechanism with the transaction as a base with the memory system.例文帳に追加

キャッシュメモリを有するプロセッサがトランズアクションをベースとしたバスメカニズムを介してメモリシステムへ結合されている。 - 特許庁

A memory 5 is connected to a main processing circuit 3 via an MIU 304.例文帳に追加

メイン処理回路３には、ＭＩＵ３０４を介してメモリ５が接続される。 - 特許庁

A semiconductor device includes a plurality of memory modules connected in a daisy chain.例文帳に追加

半導体装置は、複数のディジーチェン接続されたメモリモジュールを備える。 - 特許庁

A ROM writer is connected to the connector 8 to write a firmware in a memory 7.例文帳に追加

コネクタ８にＲＯＭライタを接続してファームウェアをメモリ７に書き込む。 - 特許庁

To provide a semiconductor device which easily repair a connected memory irrespective of whether a repair circuit is mounted on the connected memory.例文帳に追加

接続されるメモリに救済回路が搭載されている否かに拘わらず、接続されるメモリの救済を容易に可能にする半導体装置を提供する。 - 特許庁

At least one memory device (35) is connected to each data bus (37).例文帳に追加

各データバス（３７）には少なくとも一つのメモリ装置（３５）が連結される。 - 特許庁

A bit line is connected to the memory cell of a corresponding column while a word line is arrayed almost orthogonally to the bit line, connected to the memory cell of corresponding row.例文帳に追加

ビット線は対応するカラムのメモリセルに接続され、ワード線ＷＬは、ビット線とほぼ直交して配列され、対応するロウのメモリセルに接続されている。 - 特許庁

Also, a coefficient memory 25 is connected with a gain correction coefficient calculator 24.例文帳に追加

又、ゲイン補正係数算出器２４に係数メモリ２５が接続されている。 - 特許庁

Data terminals X2 for the memory elements 200a, 200c are connected with a data 1, and data terminals X2 for the memory elements 200b, 200d are connected with a data 2.例文帳に追加

また、メモリ素子２００ａ，２００ｃのデータ端子Ｘ２はｄａｔａ１に、メモリ素子２００ｂ，２００ｄのデータ端子Ｘ２はｄａｔａ２に接続される。 - 特許庁

A word line LWL (RWL) is connected to each memory cell (/C).例文帳に追加

各メモリセルＣ（／Ｃ）には、ワード線ＬＷＬ（ＲＷＬ）が接続されている。 - 特許庁

A PLL circuit 5 is connected to the buffer memory 2 and the D/A converter 3.例文帳に追加

バッファメモリ２およびＤ／Ａ変換器３にＰＬＬ回路５を接続する。 - 特許庁

A channel adapter 11 connected to the host 50 has a local cache memory 105.例文帳に追加

ホスト５０に接続されたチャネルアダプタ１１がローカルキャッシュメモリ１０５をもつ。 - 特許庁

This memory card controller incorporates an interface logic part and a card information part of a connected card.例文帳に追加

接続するカードのインタフェースロジック部とカード情報部とを内蔵する。 - 特許庁

This data processing system is provided with a processor connected to a memory.例文帳に追加

本発明によれば、データ処理システムはメモリに連結したプロセッサを有する。 - 特許庁

When the USB memory 10 is connected to a computer 20, the computer 20 is connected to a management server 40 by a program stored in the USB memory 10.例文帳に追加

ＵＳＢメモリ１０がコンピュータ２０に接続されると、ＵＳＢメモリ１０に記憶されるプログラムにより、コンピュータ２０が管理サーバ４０に接続する。 - 特許庁

A diffusion layer B at the side of the memory cell M1 is connected to bit lines 23, 24.例文帳に追加

メモリセルＭ１側の拡散層Ｂは、ビット線２３，２４に接続される。 - 特許庁

A multiplex level floating gate memory array (10) includes word lines (18) connected to memory cells along a row in the array, and a bit lines (12) connected along a column.例文帳に追加

多重レベル浮動ゲートメモリアレー(１０)は、アレー内の行に沿ってメモリセルに接続されたワード線(18)と、列に沿って接続されたビット線(12)を含む。 - 特許庁

The control device includes a processor and a nonvolatile memory connected to the processor.例文帳に追加

制御装置はプロセッサと、プロセッサに結合する不揮発性メモリとを含む。 - 特許庁

Each of the memory cells includes first and second resistance elements connected in series.例文帳に追加

各メモリセルは直列接続された第１及び第２の抵抗素子を含む。 - 特許庁

The host includes many other components connected thereto, such as a host memory.例文帳に追加

ホストは、それに接続された多数の他のコンポーネント、例えばホスト・メモリを含む。 - 特許庁

To the bus connected with memory devices (slave devices) such as DRAM, SRAM, and ROM, master devices (CPU, direct memory access (DMA), etc.), are connected.例文帳に追加

ＤＲＡＭ、ＳＲＡＭ、ＲＯＭなどのメモリ装置（スレイブ装置）が結合されるバスには、マスタ装置（ＣＰＵ，直接記憶アクセス装置（ＤＭＡ）など）が接続される。 - 特許庁

A projector 1 includes a main CPU 3, a sub-CPU 4, a main memory 5 connected to the main CPU 3, and a sub-memory 6 connected to the sub-CPU 4.例文帳に追加

プロジェクタ１は、メインＣＰＵ３と、サブＣＰＵ４と、メインＣＰＵ３に接続されるメインメモリ５と、サブＣＰＵ４に接続されるサブメモリ６とを備える。 - 特許庁

A memory cell array 1 is connected to word lines WL and a bit line BL and constituted so that a plurality of serially connected memory cells are arranged in matrix.例文帳に追加

メモリセルアレイ１は、ワード線ＷＬ、及びビット線ＢＬに接続され、直列接続された複数のメモリセルがマトリックス状に配置されて構成されている。 - 特許庁

The memory cells on the same line are commonly connected to one of multiple lines, and the memory cells on the same row are commonly connected to one of multiple rows.例文帳に追加

同一行のメモリセルは複数の行線の１つに共通接続され、同一列のメモリセルが複数の列線の１つに共通接続されている。 - 特許庁

Each of the plurality of the memory cell arrays has a plurality of word lines each of which corresponds to each of the rows of the memory cells in the memory cell array and connected to the memory cells of the corresponding row, The number of memory cells connected to each of the plurality of cell plate lines is larger than the number of memory cells connected to any of the plurality of word lines.例文帳に追加

前記複数のメモリセルアレイは、それぞれ、当該メモリセルアレイの前記複数のメモリセルの各行にそれぞれ対応し、対応する行のメモリセルに接続された複数のワード線を有し、前記複数のセルプレート線のそれぞれに接続されたメモリセルの数は、前記複数のワード線のいずれに接続されたメモリセルの数より大きい。 - 特許庁

The nonvolatile semiconductor memory comprises a plurarity of memory element groups which comprise memory elements each composed of a resistance variable element and a diode connected in series, a plurality of source lines connected to one-side ends of the plurality of memory elements in the memory element group.例文帳に追加

本発明の不揮発性半導体記憶装置は、抵抗変化素子及びダイオードが直列に接続されたメモリ素子を複数有する複数のメモリ素子群と、メモリ素子群の複数のメモリ素子それぞれの一端にそれぞれ接続された複数のソース線と、を有する。 - 特許庁

A memory interface circuit A is provided between a processor and a memory M; and the memory interface A and processor P are connected through an address bus 100, a data bus 103, etc., and the memory interface circuit A and memory M are connected through an address bus 110, a data bus 112, etc.例文帳に追加

プロセッサＰとメモリＭ間に、メモリインタフェース回路Ａを設け、メモリインタフェース回路ＡとプロセッサＰとはアドレスバス１００、データバス１０３等を介して接続され、また、メモリインタフェース回路ＡとメモリＭとはアドレスバス１１０、データバス１１２等を介して接続されている。 - 特許庁

One of bus lines is connected with any one of pigs of the memory module and connected with an external signal line.例文帳に追加

バスラインの１つはメモリモジュールのピンのうち何れか１つのピンと連結されて外部信号ラインと連結される。 - 特許庁

The gate electrode of the nMOS transistor 11a in the memory cell MC is connected to a word line WL with its drain connected to a bit line BL.例文帳に追加

メモリセルMC内のnMOSトランジスタ11aのゲート電極はワード線WLに接続され、ドレインはビット線BLに接続されている。 - 特許庁

A program memory 3 and a font memory 4 are connected through a bus buffer 12 to a bus line 11 to which a CPU and a main storage memory or the like are connected, and an interrupting circuit 13 for interrupting power supply to each memory 3 and 4 is arranged.例文帳に追加

ＣＰＵ、主記憶メモリ等が接続されるバスライン１１には、バス・バッファ１２を介してプログラムメモリ３及びフォントメモリ４が接続され、各メモリ３、４への電源供給を遮断する遮断回路１３が設けられている。 - 特許庁

A memory macro 1 has a memory-cell array 2 containing a plurality of memory cells 3, complementary digit-line pair DTj and DBj connected to the memory cells 3 and a column system peripheral circuit 6 connected to the complementary digit-line pair DTj and DBj.例文帳に追加

メモリマクロ１は、複数のメモリセル３を含むメモリセルアレイ２と、メモリセル３に接続された相補デジット線対ＤＴｊ、ＤＢｊと、相補デジット線対ＤＴｊ、ＤＢｊに接続されたカラム系周辺回路６とを備えている。 - 特許庁

The nonvolatile semiconductor memory device includes a first memory cell connected to a first word line WL0, and a second memory cell connected to a second word line WL1 adjacent to the first word line and different in width from the first memory cell.例文帳に追加

不揮発性半導体記憶装置は、第１ワード線ＷＬ０に接続された第１メモリセルと、前記第１ワード線に隣接する第２ワード線ＷＬ１に接続され、前記第１メモリセルと幅が異なる第２メモリセルと、を具備する。 - 特許庁

In a volatile SRAM 1, a row decoder 4 is connected to a memory array 2 having many memory cells arranged inside the memory array 2 in a matrix shape through word lines 3, and a data control part 5 is connected to the memory array 2 through data lines 6.例文帳に追加

揮発性のＳＲＡＭ１において、その内部にマトリックス状に配置された複数のメモリセルを多数有するメモリアレイ２に、ワード線３を介してロウデコーダ４が接続され、データ線６を介してデータ制御部５が接続されている。 - 特許庁

A global bit line 30 is connected to one of the pairs of memory nodes of the plurality of memory cells 12 in the subarrays 11, and local bit lines 20 are connected to the other of the pairs of memory nodes of the plurality of memory cells 12 in the subarrays 11.例文帳に追加

サブアレイ１１内の複数のメモリセル１２の一対の記憶ノードの一方にはグローバルビット線３０が接続され、サブアレイ１１内の複数のメモリセル１２の一対の記憶ノードの他方にはローカルビット線２０が接続されている。 - 特許庁

The semiconductor memory device includes a plurality of memory cells connected to a bit line; and a sense amplifier operative to sense the magnitude of cell current flowing via the bit line in a selected memory cell connected to the bit line to determine the value of data stored in the memory cell.例文帳に追加

ビット線につながる複数のメモリセルと、ビット線に接続されて選択されたメモリセルにビット線を介して流れるセル電流の大小を検知することによりメモリセルに記憶されたデータの値を判定するセンスアンプとを有する。 - 特許庁

To provide a memory medium unit in which when it is connected to a computer other than a legitimate computer, memory information in a memory medium is erased but when it is connected to a maintenance PC, the memory information is not erased.例文帳に追加

正規のコンピュータ以外のコンピュータに接続された場合には記憶媒体中の記憶情報を消去できるが、保守用ＰＣに接続された場合には記憶情報が消去されない記憶媒体ユニットを、提供する。 - 特許庁

The system LSI 211 has an MCU 205 which is a memory access control means having an integrated memory interface to which at least two systems of an integrated memory A 210 and an integrated memory B 212 can be connected.例文帳に追加

システムＬＳＩ２１１は、少なくとも２系統の統合メモリＡ２１０，Ｂ２１２を接続可能な統合メモリインタフェースを備えるメモリアクセス制御手段であるＭＣＵ２０５を有する。 - 特許庁

In mounting a memory card 10, a plurality of connectors 16 of a recording device 14 are brought into contact with a plurality of connecting terminals 12 of the memory card 10 respectively, and connected to the memory of the memory card 10.例文帳に追加

メモリーカード１０の装着時には、記録装置１４の複数のコネクタ１６は、メモリーカード１０の複数の接続端子１２とそれぞれ接触し、メモリーカード１０のメモリーと接続する。 - 特許庁

The switch connectors 5C and 5D open in the memory slots 1C and 1D for installing the memory modules 10C and 10D, and the memory modules 10C and 10D are connected to the signal conductor of the memory bus 18.例文帳に追加

メモリモジュール１０Ｃ、１０Ｄが装着されたメモリスロット１Ｃ、１Ｄではスイッチコネクタ５Ｃ、５Ｄが開き、メモリバス１８の信号線にメモリモジュール１０Ｃ、１０Ｄが接続される。 - 特許庁

The signal lines between the memory control element 1 and the memory cell 2a, between the memory cells 2a and 2b and between the memory cells 2b and 2c are connected by point-to-point.例文帳に追加

メモリ制御素子１と記憶素子２ａの間、記憶素子２ａと記憶素子２ｂの間および記憶素子２ｂと記憶素子２ｃの間の信号線はポイント・ツー・ポイントで接続される。 - 特許庁

To provide a method and a device, which use a phase change memory available as a replacement of a NAND flash memory connected to a buffer, such as a static random access memory and/or a random access memory.例文帳に追加

相変化メモリは、例えば、スタティックランダムアクセスメモリ及び／又はランダムアクセスメモリのようなバッファと結合したＮＡＮＤフラッシュメモリを置き換えるために用いられることが可能である。 - 特許庁

The first node of the first memory cell which is one of the memory cells and the first node of the memory cell adjoining the first memory cell in the first direction side along the second axis are connected to the same bit line.例文帳に追加

メモリセルの１つである第１メモリセルの第１ノードと、第１メモリセルと第２軸に沿った第１方向側で隣接するメモリセルの第１ノードとは、同じビット線と接続される。 - 特許庁

A plurality of memory slots are connected to the memory bus, adapter ports are related to at least some of the plurality of memory slots, and the respective adapter ports include related memory resources.例文帳に追加

複数のメモリスロットがメモリバスと接続され、アダプタポートが複数のメモリスロットのうちの少なくとも一部と関連付けられ、アダプタポートの各々は、関連付けられたメモリリソースを含む。 - 特許庁