「memory-array」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

To provide a nonvolatile memory which automatically distributes the cycling capability to a block of a memory cell array.例文帳に追加

メモリセルアレイのブロックに対する書き換え回数を自動的に分散させることが可能な不揮発性メモリを提供する。 - 特許庁

An MRAM device 50 includes a memory array (MRAM cell block 52 and reference MRAM cell block 54) including a magnetic memory cell.例文帳に追加

ＭＲＡＭデバイス５０は、磁気メモリセルからなるメモリアレイ（ＭＲＡＭセルブロック５２，基準ＭＲＡＭセルブロック５４）を備える。 - 特許庁

An associative memory cell array CAM- ARY and a test block TB are provided corresponding to each of sub memory cell arrays 100.0-100.3.例文帳に追加

各サブメモリセルアレイ１００．０〜１００．３に対応して、連想メモリセルアレイＣＡＭ＿ＡＲＹとテストブロックＴＢが設けられる。 - 特許庁

To obtain a semiconductor memory device capable of reducing the area of a memory array block without narrowing the gate width of a floating gate.例文帳に追加

フローティングゲートのゲート幅を狭くすることなくメモリアレイブロックの面積を縮小できる半導体記憶装置を得る。 - 特許庁

The write control section 1 can set storage information on each memory cell individually in the memory cell array 6.例文帳に追加

書き込み制御部１は、メモリセルアレイ６における各メモリセルの記憶情報を個別に設定することが可能である。 - 特許庁

This system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.例文帳に追加

本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁

To provide a suitable technique for enhancing a regularity of a structure of a memory array of a nonvolatile semiconductor memory device.例文帳に追加

不揮発性半導体記憶装置のメモリアレイの構造の規則性を向上するための好適な技術を提供する - 特許庁

Each bit of 8-bit data is stored in eight memory cells ML of each unit UN of a memory cell array 110 in advance.例文帳に追加

メモリセルアレイ１１０の各ユニットＵＮの８個のメモリセルＭＬに、予め、それぞれ８ビットのデータの各ビットを記憶する。 - 特許庁

A first gate set is coupled with a memory cell array which stores a plurality of memory words each of which is in the given address.例文帳に追加

第１ゲート・セットは、それぞれが所与のアドレスにある複数のメモリ・ワードを格納するメモリ・セル・アレイに結合される。 - 特許庁

That is, the access controller part 34 reading-accesses a memory buffer part 44, without read-access to a memory access array 43.例文帳に追加

すなわち、アクセスコントローラ部３４は、メモリセルアレイ４３に読み出しアクセスすることなく、メモリバッファ部４４に読み出しアクセスする。 - 特許庁

A memory cell transistor array 101 includes a plurality of memory cell transistors 100 capable of electrically writing and erasing data.例文帳に追加

メモリセルトランジスタアレイ１０１は、電気的にデータの書き込みおよび消去が可能な複数のメモリセルトランジスタ１００を有する。 - 特許庁

A three-dimensional stacked nonvolatile semiconductor memory comprises a memory cell array comprised of first and second blocks BK<i>, BK<i+1>.例文帳に追加

三次元積層不揮発性半導体メモリは、第一及び第二ブロックＢＫ＜ｉ＞，ＢＫ＜ｉ＋１＞から構成されるメモリセルアレイを備える。 - 特許庁

The bit line BL and bit line/BL are connected to a sense amplifier 4 at the periphery of a memory cell array of the ferroelectric substance memory.例文帳に追加

強誘電体メモリのセルアレイ周辺では、ビット線ＢＬ及びビット線／ＢＬがセンスアンプ４に接続される。 - 特許庁

A memory cell layer 12 is formed on the first wiring 11 in a cell array, and a second wiring 13 is formed on the memory cell layer.例文帳に追加

セルアレイ内の第１配線の上にメモリセル層１２を形成し、メモリセル層の上に第２配線１３を形成する。 - 特許庁

To apply voltage that polarity can be reversed to only a memory cell of an object in which data are written, in a memory cell array.例文帳に追加

メモリセルアレイ中、データを書き込む対象のメモリセルだけに、分極の反転が可能な電圧が印加されるようにする。 - 特許庁

A first bit FB of multi-bit data is programmed in one of the plurality of memory cells in the memory cell array from the storage unit.例文帳に追加

マルチ-ビットデータの第１ビットＦＢは、記憶ユニットからメモリーセルアレイ内の複数のメモリーセルの中に１つにプログラムされる。 - 特許庁

The programmable memory cell is formed useful in a memory array having column bit lines and row word lines.例文帳に追加

カラムビット線およびロウワード線を有するメモリアレイ中で用いられるように形成されたプログラム可能メモリセルが開示される。 - 特許庁

Addresses of each memory cell MC constituting a memory cell array are selected by decoding the address signal by a decoder.例文帳に追加

このアドレス信号をデコーダでデコードすることにより、メモリセルアレイを構成する各メモリセルＭＣのアドレスが選択される。 - 特許庁

To provide a semiconductor memory capable of accessing data in a memory cell array at a high speed in synchronization with an external system clock.例文帳に追加

外部システムクロックに同期して、メモリセルアレイ内のデータを高速にアクセスすることができる半導体メモリを提供する。 - 特許庁

Also, the memory device (50) is provided with current sources (700, 800) generating a variable write-in current responding to temperature variations of the memory array (100).例文帳に追加

メモリデバイス(50)は、また、メモリアレイ(100)の温度変化に応答する可変の書込み電流を生成する電流源(700,800)を備える。 - 特許庁

A memory cell array consists of a plurality of memory cells 20 arranged in the shape of a two-dimensional matrix in a row direction and a column direction.例文帳に追加

メモリセルアレイは、行方向および列方向に２次元マトリクス状に配列された複数のメモリセル２０からなる。 - 特許庁

A memory cell array is arranged so that a plurality of memory cells storing one out of a plurality of threshold levels are arranged in a matrix state.例文帳に追加

メモリセルアレイは、複数の閾値レベルのうちの１つを記憶する複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To provide a self-aligning method for forming a downsized memory cell, and to provide a memory cell array formed by using the same.例文帳に追加

減少サイズのメモリセルを形成する自己整列方法及びそれにより形成されたメモリセルアレーを提供する。 - 特許庁

Each of memory cells in a memory cell array 100 can hold data of (n) bits corresponding to a threshold value level of 2^n pieces.例文帳に追加

メモリセルアレイ１００中のメモリセルの各々は、２^n個のしきい値レベルに対応してｎビットのデータを保持できる。 - 特許庁

A plurality of memory arrays 10, 20 are provided in the same memory chip 1, and a data system circuit, an address system circuit, and a control system circuit are independently provided in each memory array.例文帳に追加

同一メモリチップ１に複数のメモリアレイ１０、２０を持たせ、各メモリアレイにデータ系回路、アドレス系回路及び制御系回路を独立に持たせる。 - 特許庁

Memory cells of a NAND-type flash memory are arranged into a matrix in a line and column directions in a memory array region of a semiconductor substrate 1.例文帳に追加

半導体基板１のメモリアレイ領域には、ＮＡＮＤ型フラッシュメモリのメモリセルが行方向および列方向に沿ってマトリクス状に配置されている。 - 特許庁

The memory array of the above nonvolatile memory comprises an erasure table with a first flag to show whether or not the memory area is an empty area by every erasure unit.例文帳に追加

前記不揮発性メモリのメモリアレイは、そのメモリ領域の消去単位毎に空き領域か否かを示す第１フラグを有する消去テーブルを備える。 - 特許庁

To provide a memory array circuit which corresponds to a nonvolatile memory device for storing two-bit data in one memory cell, and can perform high speed reading operation.例文帳に追加

１メモリセルで２ビットのデータを記憶する不揮発性のメモリ素子に対応し、かつ高速な読み出し動作が可能なメモリアレイ回路を提供する。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array including a plurality of memory cells constituted of diodes and resistance-change elements arranged in rows and columns.例文帳に追加

不揮発性半導体記憶装置は、ダイオードと抵抗変化素子により構成された複数のメモリセルが行及び列に配置されたメモリセルアレイを有している。 - 特許庁

Thus, since the distance between the memory cell MC1A and the memory cell MC8A can be reduced, the occupation area of the whole of a memory cell array can be reduced.例文帳に追加

これにより、メモリセルＭＣ１Ａ〜メモリセルＭＣ８Ａ間の間隔を狭めることができるので、メモリセルアレイ全体の占有面積を縮小化することができる。 - 特許庁

The nonvolatile semiconductor memory device is equipped with: a memory cell array MA configured by arraying memory cells MC; word lines WL; bit lines BL, and a control circuit 3.例文帳に追加

不揮発性半導体記憶装置は、メモリセルＭＣを配列してなるメモリセルアレイＭＡと、ワード線ＷＬと、ビット線ＢＬと、制御回路３とを備える。 - 特許庁

A memory cell array 1 includes a plurality of memory cells arranged in rows and columns and a plurality of word lines and a plurality of bit lines connected to the memory cells.例文帳に追加

メモリセルアレイ１は、複数のメモリセルが行及び列に配置され、前記メモリセルに接続される複数のワード線及び複数のビット線を有する。 - 特許庁

A flash memory (1) has a memory array (3) provided with a plurality of nonvolatile memory cells (2) in which write-in and erasure can be performed electrically, and a control circuit (5).例文帳に追加

フラッシュメモリ（１）は、電気的に書込み及び消去が可能にされる複数の不揮発性メモリセル（２）を備えるメモリアレイ（３）と、制御回路（５）とを有する。 - 特許庁

To provide a non-volatile semiconductor memory device wherein enlargement of an area of a memory cell array is suppressed while reliability of a memory cell transistor is maintained.例文帳に追加

メモリセルトランジスタの信頼性を維持しつつ、メモリセルアレイの面積の増大を抑制することが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

The memory cell array layer 400 includes: first memory cell regions 40A having the memory cells; and connection regions 40C provided with the interconnection portion 500.例文帳に追加

メモリセルアレイ層４００は、メモリセルＭＣを有する第１メモリセル領域４０Ａと、接続配線部５００が設けられた接続領域４０Ｃとを備える。 - 特許庁

To reliably detect a resistance state of a magnetoresistive memory device in a resistive cross point memory cell array, without markedly reducing the memory cell density.例文帳に追加

メモリセル密度を著しく低下させることなしに、抵抗性クロスポイントメモリセルアレイ内の磁気抵抗メモリ素子の抵抗状態を確実に検出すること。 - 特許庁

A semiconductor memory device includes a memory cell array in which memory cells are arranged in a matrix and a reference resistance circuit that generates a reference resistance value.例文帳に追加

半導体記憶装置は、メモリセルがマトリックス状に配置されたメモリセルアレイと、参照抵抗値を生成する参照抵抗回路とを備えている。 - 特許庁

To secure stability of refresh-operation in a semiconductor memory device provided with a memory cell array including a plurality of memory cells arranged in a matrix state.例文帳に追加

行列状に配置される複数のメモリセルを含むメモリセルアレイを備える半導体記憶装置において、リフレッシュ動作の安定性を確保する。 - 特許庁

This memory is a memory cell array in which plural memory cells arranged in plural rows and pleural columns are included and the number of plural rows is made larger than that of plural columns.例文帳に追加

複数の行および複数の列に配列される複数のメモリセルを含み、複数の行を複数の列より大きくしたメモリセルアレイが開示される。 - 特許庁

The semiconductor memory device is provided with a memory array including memory cells (10, 10A-10H) arranged in rows and columns; and a sense amplifier circuit (26).例文帳に追加

本発明の半導体記憶装置は、行列に並べられたメモリセル（１０、１０Ａ〜１０Ｈ）を備えるメモリセルアレイと、センスアンプ回路（２６）とを具備する。 - 特許庁

The integrated circuit device that supports an error detection, includes a nonvolatile memory device having a memory array therein containing a plurality of pages of memory cells, and it is demonstrated.例文帳に追加

複数のページ単位メモリセルを含むメモリアレイが含まれる不揮発性メモリ装置が含まれ、エラー検出動作が支援される集積回路装置が開示される。 - 特許庁

To provide a technique which can increase a reliability for memory information rewriting by suppressing an increase in the surface area of a memory array in a nonvolatile memory.例文帳に追加

不揮発性メモリにおいて、メモリアレイの面積の増大を抑えて、記憶情報の書き換えの信頼性を向上させることのできる技術を提供する。 - 特許庁

When a memory card 3 is installed to a computer 2, a memory controller 30 transmits command information 90 stored in a memory array 32 to the computer 2.例文帳に追加

メモリカード３をコンピュータ２に装着したときに、メモリコントローラ３０はメモリアレイ３２に記憶されているコマンド情報９０をコンピュータ２に向けて送信する。 - 特許庁

In a memory array, a repeated unit 140a corresponding to a single memory cell MC is continuously arranged, with the memory cell MC arranged in matrix.例文帳に追加

メモリアレイにおいて、１個のメモリセルＭＣと対応する繰り返し単位１４０ａが連続的に配置されて、メモリセルＭＣが行列状に配置される。 - 特許庁

METHOD FOR FORMING NONVOLATILE MEMORY CELL HAVING TREATED DIELECTRIC AT LOW TEMPERATURE BETWEEN WORD LINES AND BIT LINES, AND NONVOLATILE MEMORY ARRAY INCLUDING SUCH MEMORY CELL例文帳に追加

ワード線とビット線間に低温形成した誘電体のある不揮発性メモリーセルを形成する方法およびそのようなメモリーセルを有する不揮発性メモリーアレイ - 特許庁