「memory-array」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

Each memory array includes a state device formed at least at one cross point.例文帳に追加

メモリアレイは、少なくとも１つのクロスポイントに形成された状態素子を含む。 - 特許庁

The closer memory sub array connects the pair of internal data into to the write/read circuit.例文帳に追加

近い方のメモリサブアレイは、内部データ線対を書込／読出回路に結合する。 - 特許庁

Also, an array of the magnetic random access memory cells and a method for manufacturing it are provided.例文帳に追加

また、磁気ランダムアクセスメモリセルのアレイと、それを製造する方法も提供する。 - 特許庁

To provide an SRAM which can increase the integration degree of a memory cell array.例文帳に追加

メモリセルアレイの集積度を上げることが可能なＳＲＡＭを提供すること。 - 特許庁

An array of memory cells arranged in a plurality of rows and a plurality of columns is provided.例文帳に追加

複数のカラムと複数の列が配置されたメモリーセルのアレイを提供する。 - 特許庁

A memory cell array of a NAND type flash memory is divided into a first cell array and a second cell array, at reading, first voltage is applied to a non-selection word line of the first cell array, second voltage being lower than the first voltage is applied to a non-selection word line of the second cell array.例文帳に追加

NAND型のフラッシュメモリのメモリセルアレイを，第１のセルアレイと第２のセルアレイとに分割し，リード時において，第１のセルアレイの非選択ワード線には第１の電圧を印加し，第２のセルアレイの非選択ワード線には第１の電圧より低い第２の電圧を印加することを特徴とする。 - 特許庁

The semiconductor memory apparatus is provided with a memory cell array in which a plurality of memory cells are arranged and a sense amplifier circuit for reading out data of the memory cell array, exclusive OR operation processing is performed between read-out data of the memory cell array and expected value data supplied from the outside in the sense amplifier circuit.例文帳に追加

半導体記憶装置は、複数のメモリセルが配列されたメモリセルアレイと、前記メモリセルアレイのデータ読み出しを行うためのセンスアンプ回路とを備え、前記センスアンプ回路内で、前記メモリセルアレイの読み出しデータと外部から供給された期待値データとの間で排他的論理和演算処理が行われる。 - 特許庁

The memory is provided with; a memory core section comprising a plurality of cell array blocks equipped with a plurality of nonvolatile memory cells, a plurality of word lines, and a plurality of bit lines; and a means to erase data simultaneously in a plurality of memory cells in one cell array block and write data in the plurality of memory cells in the plurality of cell array blocks simultaneously.例文帳に追加

複数の不揮発性のメモリセルと複数のワード線と複数のビット線を備えたセルアレイブロックを複数有するメモリコア部と、１つのセルアレイブロック内の複数のメモリセルについて同時にデータを消去し、複数のセルアレイブロック内の複数のメモリセルに同時にデータを書込む手段とを具備する。 - 特許庁

A memory controller 2 carries out error detection on a wide range of area of a memory cell array, which includes not only readout addresses but also non-readout addresses among all the memory cell arrays.例文帳に追加

メモリコントローラ２は、全メモリセルアレイ領域のうち、読み出しアドレス以外の非読み出しアドレスについても、広範囲にエラー検出を行なう。 - 特許庁

To provide a charge trap flash memory cell with multi-doped layers in an active region, a memory array using the memory cell and an operating method of the same.例文帳に追加

アクティブ領域に複数層のドーピング層を有する電荷トラップフラッシュメモリセルとこれを利用したメモリアレイ及びその動作方法の提供。 - 特許庁

For example, an ECC code storage area 11b is divided into memory regions 11b-1, 11b-3 and a memory region 11b-2 in a memory cell array 11.例文帳に追加

たとえば、メモリセルアレイ１１において、ＥＣＣコード格納エリア１１ｂを、メモリ領域１１ｂ-1，１１ｂ-3とメモリ領域１１ｂ-2とに分ける。 - 特許庁

In the memory cell array 47ma, memory cells 47m1 to 47m8 arranged in the row direction are connected in series electrically and form a series memory cell group.例文帳に追加

メモリセルアレイ４７ｍａでは、行方向に並ぶメモリセル４７ｍ１〜４７ｍ８が電気的に直列接続されて直列メモリセル群をなす。 - 特許庁

A data control method is applied to a multiple level non-volatile memory device having a memory array 10 formed by plural memory cells 11.例文帳に追加

データ管理方法は、複数のメモリセル１１によって形成されたメモリアレイ１０を有する多重レベル不揮発性メモリ装置に適用される。 - 特許庁

A memory cell performing this verification/read-out may be provided separately, or a memory cell of one part of the memory cell array MCA can be used.例文帳に追加

この検証読み出しを行うメモリセルは、メモリセルアレイＭＣＡと別に設けてもよいし、メモリセルアレイＭＣＡ内の一部のメモリセルを用いてもよい。 - 特許庁

A memory cell array 1 has a plurality of memory cells MC, and n cells (n: a natural number of 3 or more) in the plurality of memory cells are written simultaneously.例文帳に追加

メモリセルアレイ１は、複数のメモリセルＭＣを有し、複数のメモリセルのうち、ｎ個（ｎは３以上の自然数）のセルが同時に書き込まれる。 - 特許庁

To improve operation efficiency by optimizing the number of bits for operating memory cells in a row en bloc in one memory cell row of a VG type memory cell array.例文帳に追加

ＶＧ型メモリセルアレイの１つのメモリセル行に対し、その行内一括して動作させるビット数を最適化して動作効率を高める。 - 特許庁

A nonvolatile semiconductor memory includes a memory cell array having a first write area and a second write area and including plural memory cells.例文帳に追加

不揮発性半導体記憶装置は、第１書き込み領域と第２書き込み領域を有し、複数のメモリセルを含むメモリセルアレイを備える。 - 特許庁

To provide a semiconductor memory device together with its manufacturing method wherein a memory cell is formed whose operation margin is large across the entire memory cell array.例文帳に追加

メモリセルアレイの全域に亘って動作マージンが大きいメモリセルが形成された半導体メモリ装置及びその製造方法を提供する。 - 特許庁

To enable evaluating cell characteristics of a memory circuit having a pair of complementary memory cell arrays with the same standard as a memory circuit having a single cell array.例文帳に追加

相補メモリセル対アレイを有するメモリ回路のセル特性を、シングルセルアレイを有するメモリ回路と同等の基準で評価できるようにする。 - 特許庁

SELF ADJUSTMENT METHOD FOR FORMING A SERIES OF SEMICONDUCTOR MEMORY FLOATING GATE MEMORY CELLS WHICH HAVE GATE SPACER, AND MEMORY ARRAY FORMED BY THE METHOD例文帳に追加

制御ゲートスペーサを有する一連の半導体メモリ浮動ゲートメモリセルを形成する自己調整方法及びそれにより形成されるメモリアレイ - 特許庁

In a memory system of an overlaid system, respective memory cell array is activated independently of the other memory cell array, further, the memory cell array is activated and delay of readout speed by reset pre- charge is not caused by keeping an activation state of respective memory cell arrays at the time of readout between different memory cell arrays.例文帳に追加

オーバーレイド方式のメモリシステムにおいて、それぞれのメモリセルアレイを他のメモリセルアレイとは無関係に活性化し、さらに、それぞれのメモリセルアレイの活性化状態を維持させることにより、異なるメモリセルアレイ間での読み出し時に、メモリセルアレイの活性化、リセット・プリチャージによる読み出し速度の遅延を生じないメモリシステムを提供するものである。 - 特許庁

Data of a DRAM memory array is saved to a corresponding nonvolatile memory region before entry of a data holding mode or disconnection of a power supply, and at the exit from the data holding mode or when powered on, data is transferred to the DRAM memory array from the nonvolatile memory region, access of normal reading/writing is performed for the memory array, data holding is performed in the nonvolatile memory region.例文帳に追加

ＤＲＡＭメモリアレイのデータを、データ保持モードのエントリ又は電源切断前に、対応する不揮発性メモリ領域に退避させ、データ保持モードからのエグジット又は電源投入時に、不揮発性メモリ領域からＤＲＡＭメモリアレイにデータを転送し、通常の読み出し／書き込みアクセスはＤＲＡＭメモリアレイに対して行われ、データ保持は、不揮発メモリ領域で行う。 - 特許庁

The memory array is provided with a plurality of writing lines operatively coupled to the memory cells for selectively writing the logical states of one or more memory cells in the memory array and a plurality of bit lines and word lines operatively coupled to the memory cells for selectively reading and writing the logical states of one or more memory cells in the memory array.例文帳に追加

メモリアレイは、さらに、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に書き込むために、メモリセルに動作できるように結合している複数の書き込み線と、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に読み出しおよび書き込むために、メモリセルに動作できるように結合している複数のビット線およびワード線を備える。 - 特許庁

Data to be written into the memory cell array 1 are stored in the memory cell array 1 by using the memory cells MC of which the set state and reset state are transferrable and the memory cells MC in the permanent state, respectively at least one by one.例文帳に追加

メモリセルアレイ１に書き込まれるデータは、セット状態及びリセット状態の遷移が可能なメモリセルＭＣ及びパーマネント状態のメモリセルＭＣをそれぞれ少なくとも１つずつ用いてメモリセルアレイ１内に記憶される。 - 特許庁

The memory device has a memory cell array having a plurality of memory unit regions selected by an address, a plurality of input/output terminals, and input/output units provided between the memory cell array and the plurality of input/output terminals.例文帳に追加

メモリ装置は，アドレスにより選択される複数のメモリ単位領域を有するメモリセルアレイと，複数の入出力端子と，メモリセルアレイと複数の入出力端子との間に設けられる入出力ユニットとを有する。 - 特許庁

A first control signal CS1 for activating a first memory device 10, and a command signal CMD, an address signal ADD, and a data signal DAT for performing access to the memory cell array 100 are input to a first memory device 10 having a memory cell array 100.例文帳に追加

メモリセルアレイ１００を有する第１メモリ装置１０に、第１メモリ装置１０を活性化するための第１制御信号CS1、メモリセルアレイ１００にアクセスするためのコマンド信号CMD、アドレス信号ADD、及びデータ信号DATを入力する。 - 特許庁

In a phase change memory 40, a memory cell array is prepared, which consists of a memory cell portion in which a plurality of memory cells are connected in series, to which a memory transistor and a phase change film are connected in parallel, and a select transistor portion.例文帳に追加

相変化メモリ４０では、メモリトランジスタと相変化膜が並列接続されるメモリセルが複数個直列接続されたメモリセル部とセレクトトランジスタ部から構成されるメモリセルアレイが設けられる。 - 特許庁

In the illustrative array of the thermally supported magnetic memory structure, each magnetic memory structure is provided with memory cells (350), writing conductors (310) which are in contact with the memory cells (350), and heating systems (360) which are in contact with the memory cells (350).例文帳に追加

熱支援型磁気メモリ構造の例示的なアレイにおいて、磁気メモリ構造の各々は、メモリセル(350)、メモリセル(350)と接触する書込み導体(310)、及び、メモリセル(350)と接触する加熱システム(360)を備える。 - 特許庁

In the memory device, array power generating circuits each of which supplies an array power voltage Vdds to a corresponding array block and peripheral power generating circuits each of which supplies a peripheral power voltage Vddp to a peripheral circuit are provided at surroundings of respective memory array blocks.例文帳に追加

各メモリアレイブロックの周囲には、対応するメモリアレイブロックへアレイ電源電圧Ｖｄｄｓを供給するアレイ電源発生回路と、周辺回路に周辺電源電圧Ｖｄｄｐを供給する周辺電源発生回路とが配設される。 - 特許庁

One of two memory arrays located at a position point-symmetrical to the center region CEN is defined as a memory array corresponding to a low-order DQ terminal, and the other one is defined as a memory array corresponding to a high-order DQ terminal.例文帳に追加

中央領域ＣＥＮに対して点対称な位置にある２つのメモリアレイの一方を下位のＤＱ端子に対応するメモリアレイとし、他方を上位ＤＱ端子に対応するメモリアレイとする。 - 特許庁

A low-integration and high-speed memory array 53, for example, represented by an SRAM is formed on a semiconductor substrate, and a high-integration and low-speed memory array 54 represented by a flash memory is formed on its upper layer.例文帳に追加

例えば、ＳＲＡＭに代表される低集積で高速なメモリアレイ５３を半導体基板上に形成し、その上層にフラッシュメモリに代表される高集積で低速なメモリアレイ５４を形成する。 - 特許庁

Power source circuits 13, 22 are provided corresponding to memory arrays 12, 21, the memory array 12 is coupled to the power source circuit 13 through a switch 15, also, the memory array 21 is coupled to the power source circuit 22 through a switch 24.例文帳に追加

メモリアレイ１２、２１に対応して、電源回路１３、２２を設け、メモリアレイ１２と電源回路１３とをスイッチ１５を介して、また、メモリアレイ２１と電源回路２２とをスイッチ２４を介して結合する。 - 特許庁

The storage device includes: a nonvolatile memory cell array; and a memory control circuit executing data write into and data read from the memory cell array in access units of N bits (N is a prescribed integer of 2 or above).例文帳に追加

記憶装置は、不揮発性のメモリーセルアレイと、Ｎビット（Ｎは２以上の所定の整数）のアクセス単位でメモリーセルアレイのデータ書き込みとデータ読み出しを実行するメモリー制御回路と、を備える。 - 特許庁

A memory cell array 5 has memory cells designated by row addresses and column addresses, and a row decoder 3R decodes and supplies a row address to the memory array 5 through a column driver 4R.例文帳に追加

メモリセルアレイ５は、行アドレスおよび列アドレスによって指定されるメモリセルを有しており、行デコーダ３Ｒは、行アドレスをデコードし、列ドライバ４Ｒを介して、メモリセルアレイ５に供給するようになされている。 - 特許庁

The fuse for redundancy substitution cuts off a memory cell array part corresponding to an address of a defective part to substitute a memory cell array part having a defect for a memory cell for redundancy according to a result of a pre-wafer-test.例文帳に追加

冗長置換用ヒューズは、プリウェハーテストの結果によって欠陥を有するメモリセルアレイ部分を冗長用メモリセルに置換するために、欠陥部のアドレスに対応するものを切断する。 - 特許庁

A semiconductor storage device comprises a memory cell array provided on a semiconductor substrate and including a plurality of memory cells storing data, and a peripheral circuit part provided on the semiconductor substrate and controlling the memory cell array.例文帳に追加

半導体記憶装置は、半導体基板上に設けられデータを記憶する複数のメモリセルを含むメモリセルアレイと、半導体基板上に設けられメモリセルアレイを制御する周辺回路部とを備えている。 - 特許庁

One side of two memory arrays positioned at a point symmetry position for the central region CEN is assumed to a memory array corresponding to a low-order DQ terminal, and the other side is assumed to a memory array corresponding to a high-order DQ terminal.例文帳に追加

中央領域ＣＥＮに対して点対称な位置にある２つのメモリアレイの一方を下位のＤＱ端子に対応するメモリアレイとし、他方を上位ＤＱ端子に対応するメモリアレイとする。 - 特許庁

In addition, the memory sub-system 20 is provided with a second memory bank 200b having a memory cell array 201b, a row decoder 202b to select a certain row in the array 201b and a column decoder 204b to select at least one column in the array 201b.例文帳に追加

また、メモリサブシステム２０は、メモリセルアレイ２０１ｂと、アレイ２０１ｂ内のあるロウを選択するロウデコーダ２０２ｂと、アレイ２０１ｂ内の少なくとも１つのカラムを選択するカラムデコーダ２０４ｂとを有する第２のメモリバンク２００ｂを備えている。 - 特許庁

A control signal generating circuit 150 performs control for a memory cell array 200 in a non-normal operation mode being different from a normal operation mode in which write of data to the memory cell array 200 and read of data from the memory cell array 200 are performed.例文帳に追加

コントロール信号発生回路１５０は、メモリセルアレイ２００へのデータの書き込み及びメモリセルアレイ２００からのデータの読み出しを実行する通常動作モードと異なる非通常動作モードにおいてメモリセルアレイ２００に対する制御を行う。 - 特許庁

This memory sub-system 20 is provided with a first memory bank 200a having a memory cell array 201a, a row decoder 202a to select a certain row in the array 201a and a column decoder 204a to select at least one column in the array 201a.例文帳に追加

メモリサブシステム２０は、メモリセルアレイ２０１ａと、アレイ２０１ａ内のあるロウを選択するロウデコーダ２０２ａと、アレイ２０１ａ内の少なくとも１つのカラムを選択するカラムデコーダ２０４ａとを有する第１のメモリバンク２００ａを備えている。 - 特許庁

A memory cell array information generation part 3 acquires connection information defining connection relationships between the physical terminals of the memory cells, and according to the connection information, assigns node names to the physical terminals of the memory cells to generate memory cell array information representing the node names of all the memory cells.例文帳に追加

メモリセルアレイ情報生成部３は、メモリセルの物理端子の接続関係を定めた接続情報を取得して、接続情報に基づいて、メモリセルの物理端子にノード名を割当てて、すべてのメモリセルのノード名を表わしたメモリセルアレイ情報を生成する。 - 特許庁

To provide a non-volatile memory array in which the chip area is reduced by giving a contrivance to a mask ROM in which a loader program or the like are stored in a memory array.例文帳に追加

メモリアレイにおいて、ローダプログラム等を格納したマスクＲＯＭに工夫を与えることにより、チップ面積の削減を図った不揮発性メモリアレイを提供する。 - 特許庁

Next, nondefective/defective is discriminated for the memory array and the redundant memory array based on the characteristic result of the characteristic test process in a discrimination process S50.例文帳に追加

次に、判定工程Ｓ５０において、特性テスト工程の特性テスト結果に基づき、メモリアレイ及び冗長メモリアレイに対してそれぞれ良品／不良品の判定を行う。 - 特許庁

To provide a novel nonvolatile memory array structure capable of facilitating a test process of the nonvolatile memory array by forming an open circuit between an abnormally functioning bit line and a sense amplifier.例文帳に追加

機能異常のビット線とセンス増幅器の間を開路にして、不揮発性メモリアレイのテスト工程を簡便化し得る新規の不揮発性メモリアレイ構造を提供する。 - 特許庁

The storage device is provided with resistance memory cells (170 and 175) forming an array (165).例文帳に追加

データ記憶デバイスは、アレイ（１６５）をなす抵抗性メモリセル（１７０，１７５）を備える。 - 特許庁