「mis structure」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

STRUCTURE OF TRENCH GATE MIS DEVICE AND ITS MANUFACTURING METHOD例文帳に追加

トレンチゲートＭＩＳデバイスの構造及び製造方法 - 特許庁

STRUCTURE OF TRENCH-GATE MIS DEVICE AND METHOD OF MANUFACTURING THE SAME例文帳に追加

トレンチゲートＭＩＳデバイスの構造及び製造方法 - 特許庁

The drain region 32 and the source region 34 are connected by a structure that has the MIS structure 40 and the heterostructure arranged in series.例文帳に追加

ドレイン領域３２とソース領域３４は、MIS構造４０とヘテロ構造を直列に配置した構造で接続されている。 - 特許庁

SOI-STRUCTURE MIS FIELD-EFFECT TRANSISTOR AND ITS MANUFACTURING METHOD例文帳に追加

ＳＯＩ構造のＭＩＳ電界効果トランジスタ及びその製造方法 - 特許庁

The reverse mis-shift prevention structure is provided with the shift lever 30 and a base member.例文帳に追加

リバースミスシフト防止構造はシフトレバー３０とベース部材とを備える。 - 特許庁

To make an MIS transistor of tilt stack source/drain structure fast.例文帳に追加

傾斜型積み上げソース／ドレイン構造のＭＩＳトランジスタを高速化する。 - 特許庁

To easily manufacture a light emitting element which has a MIS type structure and high luminous efficiency.例文帳に追加

発光効率が高いＭＩＳ形構造素子を簡単に製作できる。 - 特許庁

To provide an MIS-type FET which has low resistance, and is suitable for miniaturizing, easy to manufacture and proper for fine type whose gate length is approximately 0.2 μm or less and an SOI structure, and a method for manufacturing a semiconductor device of such an MIS-type FET or the like.例文帳に追加

低抵抗で、微細化に適し、製造が容易で、ゲート長が概ね0.2μm以下の微細な形式やSOI構造のものに好適なMIS型FET、及び、このようなMIS型FET等の半導体装置を製造する製造方法を提供する。 - 特許庁

To realize weight reduction and compacting of a shift lever in a reverse mis-shift prevention structure.例文帳に追加

リバースミスシフト防止構造において、シフトレバーの軽量化及びコンパクト化を図る。 - 特許庁

The reverse mis-shift prevention structure 10 is provided with the shift lever 30 and a base member 50.例文帳に追加

リバースミスシフト防止構造１０はシフトレバー３０とベース部材５０とを備える。 - 特許庁

To provide a semiconductor fabricating process for excluding certainly surges entering a protecting MIS transistor with a fundamental structure and a process that are held in common between the protecting MIS transistor and the other MIS transistor.例文帳に追加

保護用ＭＩＳトランジスタと他のＭＩＳトランジスタとで基本的な構造とプロセスを共通化しつつ、保護用ＭＩＳトランジスタへのサージを確実に逃がすための半導体装置の製造方法を提供する。 - 特許庁

To hold driving force of a MIS transistor without complicating a process, and to suppress leak current of a decoupling capacitor having a MIS structure.例文帳に追加

工程を複雑にすることなく、ＭＩＳトランジスタの駆動力を保持すると共に、ＭＩＳ構造を有するデカップリングコンデンサのリーク電流を抑制する。 - 特許庁

The display device has an n-type MIS (metal insulator semiconductor) thin-film transistor in gate structure and a p-type MIS thin-film transistor in top-gate structure on a substrate, the gate electrode of the p-type MIS thin-film transistor being less in film thickness than the gate electrode of the n-type MIS thin-film transistor.例文帳に追加

基板上にトップゲート構造のｎ型ＭＩＳ薄膜トランジスタとトップゲート構造のｐ型ＭＩＳ薄膜トランジスタを備える表示装置であって、前記ｐ型ＭＩＳ薄膜トランジスタのゲート電極の膜厚は前記ｎ型ＭＩＳ薄膜トランジスタのゲート電極の膜厚よりも小さく形成されている。 - 特許庁

This MFMIS transistor has a structure, where an MFM(metal- ferroelectric-metal) structure and an MIS(metal-insulator-semiconductor) structure are stacked vertically inside almost the same area, and the lower MIS structure has a means for increasing an effective area of an MIS capacitance.例文帳に追加

本発明のＭＦＭＩＳトランジスタの構成によれば、ＭＦＭ（金属−強誘電体−金属）構造とＭＩＳ（金属−絶縁体−半導体）構造とをほぼ同一面積内で上下に積み重ねる構造を有し、かつ、下のＭＩＳ構造にはＭＩＳキャパシタンスの実効面積を増大する手段を有している。 - 特許庁

The channel region 4a of a first MIS transistor having the retrograde channel structure is formed after forming the thick second gate insulating films 3c and 3d of a second MIS transistor having a normal surface channel structure.例文帳に追加

レトログレードチャネル構造を有する第１のＭＩＳトランジスタのチャネル領域４ａを、通常の表面チャネル構造を有する第２のＭＩＳトランジスタの厚い第２のゲート絶縁膜３ｃ、３ｄの形成後に形成する。 - 特許庁

An MISFET 1 employs an MIS structure having a multilayer structure of a gate electrode 15, a gate insulation film 11, and a ferromagnetic semiconductor 5 as a gate structure.例文帳に追加

ＭＩＳＦＥＴ１は、ゲート構造としてゲート電極１５と、ゲート絶縁膜１１と、強磁性半導体５との積層構造を有するＭＩＳ構造を用いている。 - 特許庁

To provide a structure that controls a threshold voltage of an MIS type semiconductor device for an a MIS type semiconductor device having a short gate length and an integrated semiconductor device including the same.例文帳に追加

短ゲート長のＭＩＳ型半導体装置やこれを含む集積型半導体装置において、ＭＩＳ型半導体装置のしきい値電圧を制御する構造を提供する。 - 特許庁

To ensure a required stroke of a shift cable while shortening the length of a shift lever in a reverse mis-shift prevention structure.例文帳に追加

リバースミスシフト防止構造において、シフトレバーの長さを短くしながらシフトケーブルの必要ストロークを確保する。 - 特許庁

To form a mis-operation prevention mechanism of a shift lever by a simple structure in a gate device having staggered gate grooves.例文帳に追加

スタッガードゲート溝を有するゲート装置において、シフトレバーの誤操作防機構を簡単な構造にて形成させる。 - 特許庁

To reduce the threshold voltage of an MIS type gate structure in a semiconductor device using a gallium nitride (GaN).例文帳に追加

窒化ガリウム（ＧａＮ）を利用する半導体装置において、ＭＩＳ型のゲート構造の閾値電圧を低減すること。 - 特許庁

To provide a MIS structure, providing low on-cresistance and threshold voltage and capable of high-frequency operation.例文帳に追加

低いオン抵抗およびしきい値電圧を提供ししかも高周波動作が可能なＭＩＳ構造を提供する。 - 特許庁

To provide an MIS transistor constituted of metal-insulator-semiconductor structure having performance superior in both structure and property, and to provide its manufacturing method.例文帳に追加

構造的にも特性的にも高い性能を有する金属−絶縁物−半導体構造からなるＭＩＳトランジスタおよびその製造方法を提供する。 - 特許庁

To provide a MIS structure that provides a low on-resistance and a low threshold voltage and enables a high-frequency operation.例文帳に追加

低いオン抵抗およびしきい値電圧を提供ししかも高周波動作が可能なＭＩＳ構造を提供する。 - 特許庁

A MIS structure is constituted by the center part of the columnar semiconductor 14, the gate insulating film 9, and the gate layer 6.例文帳に追加

この柱状半導体１４の中央部、ゲート絶縁膜９、ゲート層６により、ＭＩＳ構造が形成されている。 - 特許庁

To improve the performance of a semiconductor device having an MIS transistor of a metal gate electrode/high dielectric gate insulating film structure.例文帳に追加

金属ゲート電極／高誘電体ゲート絶縁膜構造のＭＩＳトランジスタを有する半導体装置を高性能化する。 - 特許庁

To prevent transistor characteristics from being fluctuated in a transistor structure where a metal for controlling threshold voltage which is variable in an n-type MIS transistor and a p-type MIS transistor is added to a high dielectric constant gate insulating film.例文帳に追加

ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとで異なる閾値電圧制御用金属が高誘電率ゲート絶縁膜に添加されたトランジスタ構造において、トランジスタ特性の変動を防止できるようにする。 - 特許庁

The means for increasing an effective area of the capacitance is a trench inside a semiconductor substrate, ineqularities inside an MIS structure, an MIM(metal-insulator- metal) structure or the like.例文帳に追加

このキャパシタンスの実効面積を増大する手段は、半導体基板内のトレンチ、ＭＩＳ構造内の凹凸、ＭＩＭ（金属−絶縁体−金属）構造などである。 - 特許庁

To provide an MIS transistor structure to realize a CMOS circuit which has high ON current and of which power consumption is low.例文帳に追加

高いＯＮ電流を有し、しかも消費電力の低いＣＭＯＳ回路を実現するためのＭＩＳトランジスタ構造を提供する。 - 特許庁

To prevent a short circuit between a gate electrode and a source-drain contact in a MIS-type field effect transistor having a salicide structure.例文帳に追加

サリサイド構造を有するＭＩＳ型電界効果トランジスタにおいて、ゲート電極とソース・ドレインコンタクトとの間の短絡を防止する。 - 特許庁

To provide an MIS transistor structure for realizing a CMOS circuit, having a high ON-current and moreover low power consumption.例文帳に追加

高いＯＮ電流を有し、しかも消費電力の低いＣＭＯＳ回路を実現するためのＭＩＳトランジスタ構造を提供する。 - 特許庁

A gate structure 4c of MIS transistors is formed on an upper surface 1a of a semiconductor substrate 1 in a semiconductor layer 80.例文帳に追加

半導体層８０における半導体基板１の上面１ａ上には、ＭＩＳトランジスタのゲート構造４ｃが形成されている。 - 特許庁

To obtain a semiconductor device, containing an MIS transistor having such as SOI structure that improves the current drive ability without making leakage current to flow.例文帳に追加

リーク電流を流すことなく電流駆動能力の向上が図られたＳＯＩ構造のＭＩＳトランジスタを有する半導体装置を得る。 - 特許庁

To surely reduce the length of a gate in an MIS structure at a lower cost than that of a gate electrode which is anisotropically dry-etched.例文帳に追加

ＭＩＳ構造に於けるゲート長を、ゲート電極異方性ドライエッチング後のゲート長よりも更に確実に且つ低コストで短くすること。 - 特許庁

To enhance a holding characteristic of a ferroelectric element of a structure of a ferroelectric substance capacitor connection to a gate electrode of a field-effect transistor (MIS-FET).例文帳に追加

電界効果型トランジスタ（ＭＩＳ−ＦＥＴ）のゲート電極に強誘電体キャパシタ接続した構造の強誘電体素子の保持特性を向上する。 - 特許庁

To fabricate a semiconductor device having a highly reliable MIS structure, and thereby a high reliability, with a high yield.例文帳に追加

信頼性の高いＭＩＳ構造部を有し、したがって、信頼性が高い目的とする半導体装置を、高い歩留りをもって形成することができるようにする。 - 特許庁

To form MIS structure where interface level density has been reduced by a method suited for mass production in an insulated gate compound semiconductor device.例文帳に追加

絶縁ゲート型化合物半導体装置に関し、量産に適した方法によって界面準位密度の低減したＭＩＳ構造を形成する。 - 特許庁

A structure wherein a gate electrode 9 of a memory cell selecting MIS-FETQs of a DRAM is buried in grooves 7a and 7b cut in a semiconductor substrate 1 is provided.例文帳に追加

ＤＲＡＭのメモリセル選択用ＭＩＳ・ＦＥＴＱｓのゲート電極９を半導体基板１に掘られた溝７ａ，７ｂ内に埋め込む構造とした。 - 特許庁

The silicon nitride film can be set to 1nm or thinner and hence is suitable for forming the high-permittivity gate insulating film of a transistor in an MIS structure.例文帳に追加

このシリコン窒化膜は１ｎｍ以下にすることができるため、ＭＩＳ構造トランジスタの高誘電率ゲート絶縁膜を形成するのに適している。 - 特許庁

To provide a solid oxide fuel cell for surely suppressing mis-ignition and surely preventing a mis-fire after ignition by simple structure without taking such action that the structure itself of a cell assembly of the fuel cell (a cell of the fuel cell) is worked to ignite easily.例文帳に追加

燃料電池セル集合体（燃料電池セル）の構造自体を着火しやすいように加工したりする等の対策を施すことなく簡易な構造により、着火不良を確実に抑制することができると共に、着火後の失火を確実に防止することができる固体電解質型燃料電池を提供する。 - 特許庁

The reflection of infrared rays is controlled by forming a pn structure, pin structure, MIS structure, MIM structure or Schottky junction by stacking a translucent semiconductor film, a translucent electroconductive film, a translucent insulating film or the like on a glass substrate and electrically controlling the carrier concentration in these films.例文帳に追加

ガラス基板上に、透光性半導体膜、透光性導電膜、透光性絶縁膜等を積層して、ｐｎ構造、ｐｉｎ構造、ＭＩＳ構造、ＭＩＭ構造又はショットキー接合を形成し、それらの膜中のキャリア濃度を電気的に制御して赤外線の反射をコントロールする。 - 特許庁

To surely and separately feed a variety of sheet materials one by one without mis-feeding and double feeding with a structure having less number of parts.例文帳に追加

少ない部品構成でありながら多種多様のシート材を不送りや重送を発生させることなしに１枚ずつ確実に分離して給送できるようにする。 - 特許庁

To provide a shaft coupling structure of a wind power generation device with high reliability increased in a large mis-alignment absorbing amount to facilitate a reduction in the size of the wind power generating device.例文帳に追加

風力発電装置の大型化を容易にするため、ミスアライメントの吸収量が大きく信頼性の高い風力発電装置の軸カップリング構造を提供すること。 - 特許庁

A semiconductor device having a metal-insulator-semiconductor (MIS) structure in which each deuterium concentration near interfaces between a semiconductor substrate and a film or a layer formed in the semiconductor device such as a gate insulation film, an interlayer insulation film, a wiring layer and a protective insulation film is 1x1019 cm-3 and over.例文帳に追加

半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x1019cm-3以上であることを特徴とする金属−絶縁膜−半導体（MIS）構造を有する半導体装置。 - 特許庁

The semiconductor device comprises a metal-insulation film-semiconductor (MIS) structure having a heavy hydrogen concentration equal to or more than 1×10^19 cm^-3 in the neighborhood of an interface between a semiconductor substrate and films or layers formed in the semiconductor device such as a gate insulation film, an interlayer insulation layer, and a protective insulation film.例文帳に追加

半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x10^19cm^-3以上であることを特徴とする金属−絶縁膜−半導体（MIS）構造を有する半導体装置とする。 - 特許庁

The semiconductor device has a metal-insulating film-semiconductor (MIS) structure wherein the deuterium-element concentration is not smaller than 1×10^19/cm^-3 present near such films or layers formed in a semiconductor device as a semiconductor substrate, a gate insulating film, an interlayer insulating film, a wiring layer, and a protective insulating film.例文帳に追加

半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x10^19cm^-3以上であることを特徴とする金属−絶縁膜−半導体（MIS）構造を有する半導体装置。 - 特許庁