「mis structure」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A semiconductor substrate 1 is provided with a transistor 15 of an MIS structure and a capacitor 16 formed by interposing a capacitor insulating film 7 between a lower electrode 5 and an upper electrode 8.例文帳に追加

同一半導体基板１に、ＭＩＳ構造のトランジスタ１５と、下部電極５と上部電極８間にキャパシタ絶縁膜７を介在させたキャパシタ１６とが設けられている。 - 特許庁

To make a source region low in ON-state resistance restraining impurities from diffusing out on its surface in a semiconductor device having a trench MIS gate structure.例文帳に追加

トレンチＭＩＳゲート構造を有する半導体装置において、ソース領域の表面部での不純物のアウトディフュージョンを抑制しながらソース領域の低オン抵抗化を可能にする。 - 特許庁

By structure wherein the side wall insulating film 17 is formed on the gate electrode 20, the MIS transistor can be realized in which electric field concentration of the side end of the gate insulated film 18 is reduced.例文帳に追加

このように、ゲート電極２０に側壁絶縁膜１７を形成した構造により、ゲート絶縁膜１８の側端部の電界集中が低減されたＭＩＳトランジスタが実現できる。 - 特許庁

To surely secure rigidity of a base member 50 while saving space and reducing cost, in relation to a reverse mis-shift preventing structure provided with a cut-out part 53 in a ball member supporting part 51 of a base member 50.例文帳に追加

ベース部材５０のボール部材支持部５１に切欠き部５３が設けられたリバースミスシフト防止構造に対して、省スペースかつ低コストでベース部材５０の剛性を確実に確保する。 - 特許庁

Furthermore, an n-type gate electrode 6 prepared on the gate insulating film 5 of an n-type MIS transistor Qn includes a structure in which the second metal film 31 and the conductor film 32 are laminated in this order.例文帳に追加

また、ｎ型ＭＩＳトランジスタＱｎのゲート絶縁膜５上に設けられたｎ型ゲート電極６は、順に、第２金属膜３１と、導電体膜３２とが積層された構造を有している。 - 特許庁

To enable providing a plurality of same conductive-type transistors having different work functions each other in a semiconductor device having a metal insulator semiconductor (MIS) structure using a high-k film as a gate insulating film.例文帳に追加

ゲート絶縁膜にｈｉｇｈ−ｋ膜を使用したＭＩＳ構造の半導体装置において、互いに異なる仕事関数を有する複数の同一導電型トランジスタを設けることを可能にする。 - 特許庁

To provide a story floor marking device for an elevator capable of clearly marking the arrival story floor name of a car toward the inside of the car with a simple device structure and preventing the mis-recognition of the arrival story by passengers in the car.例文帳に追加

簡易な装置構成によりかご内に向けてかごの到着階床名を明瞭に標示でき、かご内の乗客の到着階誤認を防ぐエレベーター用階床標示装置を得る。 - 特許庁

To provide a welding base for electrical components and the welded structure of the electrical components using the same in which the electrical components are surely connected to busbars by welding without mis-registration and efficient welding operation is realized as a result.例文帳に追加

電気部品の溶接基台およびそれを用いた電気部品の溶接構造において電気部品を溶接により位置ずれなく確実に接続し、溶接作業を効率的に行う。 - 特許庁

In the vertical MIS transistor structure, a source trench 5 is formed in a manner to penetrate the surface 12 of the epitaxial layer 11, the source area 15 and the body area 13 to the drift area 14.例文帳に追加

この縦型ＭＩＳトランジスタ構造は、エピタキシャル層１１の表面１２からソース領域１５およびボディ領域１３を貫通してドリフト領域１４に達するソーストレンチ５が形成されている。 - 特許庁

To provide a semiconductor device in which scaling-down of a transistor having an MIS structure is compatible with reduction in leakage of a drain output analog signal to the source, and pinch-off voltage can be reduced.例文帳に追加

ＭＩＳ構造のトランジスタの微細化と、ドレイン出力アナログ信号のソースへのリークの低減を両立できるようにし、さらに、ピンチオフ電圧を低くできるようにした半導体装置及びその製造方法を提供する。 - 特許庁

Due to such a structure, the gate electrodes 6 and 7 generate no fermi level pinning, so that the respective threshold value voltages of the n-channel type and p-channel type MIS transistors (Qn) and (Qp) can be prevented from increasing.例文帳に追加

この構造により、ゲート電極６、７のフェルミレベルピニングが生じないので、ｎチャネル型ＭＩＳトランジスタ（Ｑｎ）およびｐチャネル型ＭＩＳトランジスタ（Ｑｐ）のそれぞれのしきい値電圧の上昇が抑制される。 - 特許庁

To provide a semiconductor device having a MIS structure using a HK insulating film as a gate insulating film, which can prevent the degradation of transistor characteristics caused by generation of an excessive oxygen area near an edge of the HK insulating film.例文帳に追加

ゲート絶縁膜にＨＫ絶縁膜を用いたＭＩＳ構造の半導体装置において、ＨＫ絶縁膜端部近傍における酸素過剰領域の発生に起因するトランジスタ特性の劣化を防止する。 - 特許庁

To carry out the chucking action and elevating action continuously by the drive of one hydraulic cylinder, while making entire structure simple and compact and preventing the generation of the fouling and mis-action by a dust.例文帳に追加

全体構造を簡単かつコンパクトに、しかも塵埃等による汚損や動作不良の発生を防止しつつ、一つの流体圧シリンダの駆動によりチャック動作と昇降動作とを連続的に行えるようにする。 - 特許庁

This is a curved optical waveguide having a S-shape core form that does not have a mis-aligned structure of the axis halfway, wherein the curvature at one end is 0, and the curvature at the other end is limited (>0).例文帳に追加

中途に軸ずれ構造を有さないＳ字型のコア形状を有する曲線光導波路にあって、一端における曲率が０であり、他端における曲率が有限（＞０）である曲線光導波路により解決される。 - 特許庁

To solve the following problems: depleting in the lower part electrode of a capacitor is caused, since phosphorous is diffused outward and the concentration of phosphorous is lowered by leaving it standing still in the atmosphere in a silicon film having granular crystal after phosphorous doping, in a manufacturing process for a capacitor of a MIS structure.例文帳に追加

ＭＩＳ構造のキャパシタの製造工程において、リンドープ後の粒状結晶を有するシリコン膜は、大気放置によってリンが外方拡散しリン濃度が減少するので、キャパシタ下部電極の空乏化を引き起こす。 - 特許庁

To provide a compressor capable of forming a heat insulation structure for reducing heat transmission to a coolant gas in an intake chamber while preventing detachment of a heat insulation member, preventing mis-assembly, and reducing a number of parts.例文帳に追加

吸入室内の冷媒ガスへの熱伝達を低減させるための断熱構造を、断熱部材の脱落防止、誤組付けの防止、及び部品点数の削減を達成しつつ形成することができる圧縮機を提供する。 - 特許庁

To achieve a MIS structure HFET, using a nitride semiconductor, which reduces a gate leakage current more effectively and improves device reliability during application of a large gate voltage.例文帳に追加

窒化物半導体を用いたＭＩＳ構造ＨＦＥＴにおいて、ゲートリーク電流をより効果的に低減し、また、大きなゲート電圧の印加に際してのデバイス信頼性の向上も可能とする、ＭＩＳ構造ＨＦＥＴを実現すること。 - 特許庁

To stably maintain operating threshold, secure a large junction breakdown voltage, restrict a junction capacity, and restrict hot carriers in a semiconductor having a suitable structure in making fine a MIS type transistor.例文帳に追加

本発明はＭＩＳ型トランジスタの微細化に好適な構造を有する半導体装置に関し、動作しきい値を安定に維持し、大きな接合耐圧を確保し、接合容量を抑制し、かつ、ホットキャリアを抑制することを目的とする。 - 特許庁

To provide a thin-film transistor that can enhance characteristics of a thin-film transistor and keep high performance even if the number of photo-masking steps is reduced by eliminating a metal-insulator-semiconductor structure (MIS structure) formed in an accumulation capacity part so as to stabilize values of a capacitor, and to provide a display device using the same.例文帳に追加

薄膜トランジスタの特性を良好にすると同時に、蓄積容量部に形成される金属−絶縁体−半導体構造（ＭＩＳ構造）を解消しキャパシタの値を安定化させることで、フォトマスク工程数を削減しても高い性能を維持できる薄膜トランジスタ及びそれを用いた表示装置を提供する。 - 特許庁

To provide a reliable semiconductor device which suppresses the variation in transistor characteristics caused by random components, in a semiconductor device equipped with a MIS transistor having a retrograde channel structure at least, and to provide its manufacturing method.例文帳に追加

少なくともレトログレードチャネル構造を有するＭＩＳトランジスタを備えた半導体装置において、ランダム成分によるトランジスタ特性のばらつきを抑制した、信頼性の高い半導体装置及びその製造方法を提供することにある。 - 特許庁

This is a curved optical waveguide having a S-shape core form that does not have a mis-aligned structure of the axis halfway, wherein the curvature at one end is 0, and the curvature at the other end is limited (>0).例文帳に追加

中途に軸ずれ構造を有さないＳ字型のコア形状を有する曲線光導波路にあって、一端における曲率が０であり、他端における曲率が有限（＞０）であることを特徴とする曲線光導波路により解決される。 - 特許庁

To obtain a structure that reduces variations in characteristics of a MIS transistor having a thin gate insulating film for a semiconductor device which has a plurality of different gate insulating film thicknesses and also has a high-dielectric-constant gate insulating film and a metal gate.例文帳に追加

膜厚の異なる複数のゲート絶縁膜厚を有し、かつ、高誘電率ゲート絶縁膜及びメタルゲートを有する半導体装置において、薄膜のゲート絶縁膜を有するＭＩＳ型トランジスタの特性バラツキが低減される構造を実現する。 - 特許庁

A gate insulating film 3 of an MIS type semiconductor device is configured as the laminate structure of a silicate film 7 formed on a silicon substrate 1, and made of a metal silicate and a high dielectric film 8 formed on the silicate film 7, and made of high dielectric materials.例文帳に追加

ＭＩＳ型の半導体装置のゲート絶縁膜３を、シリコン基板１上に形成された金属シリケートからなるシリケート膜７、およびシリケート膜７上に形成された高誘電体材料からなる高誘電体膜８の積層構造とする。 - 特許庁

To provide a structure of a semiconductor device and a method therefor capable of suppressing the abnormal growth of polysilicon and a gate leakage current, with respect to the semiconductor device and its manufacturing method comprising a MIS transistor having a gate insulating film including a high dielectric constant film.例文帳に追加

高誘電率膜を含むゲート絶縁膜を有するＭＩＳトランジスタを有する半導体装置及びその製造方法に関し、ポリシリコンの異常成長やゲートリーク電流を抑制しうる半導体装置の構造及びその製造方法を提供する。 - 特許庁

To provide a structure of a semiconductor device and its manufacturing method capable of suppressing the abnormal growth of polysilicon and a gate leakage current, with respect to the semiconductor device and its manufacturing method comprising a MIS transistor having a gate insulating film including a high dielectric constant film.例文帳に追加

高誘電率膜を含むゲート絶縁膜を有するＭＩＳトランジスタを有する半導体装置及びその製造方法に関し、ポリシリコンの異常成長やゲートリーク電流を抑制しうる半導体装置の構造及びその製造方法を提供する。 - 特許庁

To provide a structure that allows a user to notice early that an upper case is mounted back to front so as to prevent mis-mounting in a cabinet of a camera where the upper cover is mounted between a front panel and a rear panel later for coupling them.例文帳に追加

フロントパネルとリヤパネルとの間に上カバーを後から装着して結合するようにしたカメラのキャビネットにおいて、上ケースの向きを前後逆向きに装着した場合に、そのことを早期に気付かせるようにし、誤装着の防止を図るようにした構造を提供することを目的とする。 - 特許庁

To provide the component fixing structure of an electric junction box in which the box body is made thin, terminal mis-insertion due to manual fitting is prevented, modification of circuitry is dealt with flexibly and assembling work is automated, and also to provide a process for manufacturing the electric junction box.例文帳に追加

箱本体を薄型化することができ、手嵌めによる端子挿入ミスを防止することができ、回路変更にもフレキシブルに対応することができ、組立作業の自動化を図ることができる電気接続箱の部品取付構造及び電気接続箱の製造方法を提供する。 - 特許庁

To provide a compact and light-weighted ignition coil of high reliability for an internal combustion engine, accommodated in a high voltage tower part with a diode and a resistor with respect to an ignition device having a simple structure and a misfire detecting function of the internal combustion engine, and free from the mis-ignition.例文帳に追加

簡単な構成で、誤点火のない内燃機関の失火検出機能を有する点火装置に関し、特に、ダイオードおよび抵抗器とともに高電圧タワー部に収納された信頼性が高く小型軽量の内燃機関用点火コイルを提案することが目的である。 - 特許庁

The source electrode 204 is a state of being surrounded by a trench 30 on a silicon substrate, thereby an effective channel length is elongated regardless of a fine structure and pressure proof between the source and drain can be increased to prevent mis-operation due to a reduced gate-off leak from being generated.例文帳に追加

ソース電極２０４がシリコン基板上にトレンチ３０によって包囲されたような状態となっているので、微細構造に関わらず実効チャネル長が長くなり、ソース．ドレイン間の耐圧が向上し、ゲートオフリークが少なくなることにより誤動作を生じないようにすることができる。 - 特許庁

The SiC field effect transistor 1 has a vertical MIS transistor structure wherein an N^+-type source area 15 and an N^--type drift area 14 are arranged apart with a P-type body area 13 in-between, in the vertical direction perpendicular to the surface 12 (main surface) of an epitaxial layer 11.例文帳に追加

ＳｉＣ電界効果トランジスタ１は、Ｎ^＋型ソース領域１５とＮ^−型ドリフト領域１４とがエピタキシャル層１１の表面１２（主面）に垂直な縦方向にＰ型ボディ領域１３を介して離間して配置された、縦型ＭＩＳトランジスタ構造を有する。 - 特許庁

To provide a semiconductor device of MIS structure, where thermal excitation current at a limited temperature and current from the vicinity of a Fermi level are suppressed, the leakage current can be reduced and an insulating layer in which the insulating film of a high permittivity and the insulating film of the low permittivity are stacked is used.例文帳に追加

有限温度における熱励起電流とフェルミ準位近傍からの電流の両方を抑え、リーク電流の低減をはかることができる、誘電率の高い絶縁膜と誘電率の低い絶縁膜を積層した絶縁層を用いたＭＩＳ構造の半導体装置を提供する。 - 特許庁

The frequency dependency of a complex impedance Z having a MIS structure is measured, a peak height Rp/2 in the frequency dependency of an imaginary section (an inverted value) measured value-Im(Z) of the complex impedance Z is computed on the results of the measurement and the resistance value Rp of a parallel resistance is computed by using the results of the computation.例文帳に追加

ＭＩＳ構造の複素インピーダンスＺの周波数依存性を測定した後、当該測定結果に基づいて、複素インピーダンスＺの虚部（反転値）測定値−Ｉｍ（Ｚ）の周波数依存性におけるピーク高さＲｐ／２を算出し、当該算出結果を用いて並列抵抗の抵抗値Ｒｐを算出する。 - 特許庁

To provide a semiconductor device which is constituted in an embedded channel region type transistor that is normally not turned on and has a high hot carrier resistance, a high punch through resistance, or high channel mobility, by optimizing the structure of a buried channel type MIS transistor using a silicon carbide substrate or the plane orientation of the substrate.例文帳に追加

炭化珪素基板を用いた半導体装置において、埋め込みチャネル型のＭＩＳトランジスターとし、その構造や炭化珪素基板の面方位を最適化することによりノーマリーオンにならず、しかも高いホットキャリア耐性や、高パンスルー耐性、あるいは、高チャネル移動度を有する埋め込みチャネル領域型のトランジスターである半導体装置を提供する。 - 特許庁

In a gate insulator capacitor made of MIS structure, a low permittivity layer inhibition layer 2 is interposed between the insulating film 3 made of a material having high permittivity of CeO_2 and a semiconductor substrate 1 to inhibit the generation of a low-permittivity layer such as an SiO_2 at the interface between the insulating film 3 and semiconductor substrate 1, and to inhibit reduction in capacity.例文帳に追加

ＭＩＳ構造からなるゲート絶縁体キャパシタにおいて、ＣｅＯ_2の高い比誘電率の材料からなる絶縁膜３と半導体基板１との間に低誘電率層抑制層２を介在させて、絶縁膜３と半導体基板１との界面にＳｉＯ_2等の低誘電率層が発生することを抑制し、容量低下を抑える。 - 特許庁

In a semiconductor device having MIS structure where an electrode is formed on a silicon substrate through an insulating layer, the insulating layer is formed by stacking a Si3N4 film 2 whose band gap for reducing tunnel current by thermally excited electrons is not less than 4.5 eV, and a TiO2 film 3 whose permittivity for reducing tunnel current from the vicinity of a Fermi level is not less than 30.例文帳に追加

シリコン基板上に絶縁層を介して電極を形成したＭＩＳ構造を有する半導体装置において、絶縁層は、熱励起した電子によるトンネル電流を低くするバンドギャップが４．５ｅＶ以上のＳｉ_3 Ｎ_4 膜２と、フェルミ準位近傍からのトンネル電流を低くする誘電率３０以上のＴｉＯ_2 膜３とを積層した構造からなる。 - 特許庁