| 意味 | 例文 |
multi processor computerの部分一致の例文一覧と使い方
該当件数 : 37件
MULTI-PROCESSOR SYSTEM, DATA PROCESSING SYSTEM, DATA PROCESSING METHOD, AND COMPUTER PROGRAM例文帳に追加
マルチプロセッサシステム、データ処理システム、データ処理方法、コンピュータプログラム - 特許庁
To provide a safe processor failure processing method in an electronic computer (multi-processor system) in a multi-processing system.例文帳に追加
マルチプロセッシング方式の電子計算機(マルチプロセッサシステム)において、安全なプロセッサ障害処理方法を提供する。 - 特許庁
METHOD FOR DYNAMICALLY RETRANSMITTING TRANSACTION IN MULTI PROCESSOR COMPUTER ARCHITECTURE例文帳に追加
マルチプロセッサコンピュータアーキテクチャにおいてトランザクションを動的に再送する方法 - 特許庁
MULTI-SPECTRAL IMAGE PROCESSOR, MULTI-SPECTRAL IMAGE PROCESSING METHOD, AND PROGRAM FOR EXECUTION BY COMPUTER例文帳に追加
マルチスペクトル画像処理装置、マルチスペクトル画像処理方法、およびコンピュータが実行するためのプログラム - 特許庁
MULTI-PROCESSOR COMPUTER SYSTEM FOR COMMUNICATION VIA INTERNAL BUS AND ITS COMMUNICATION METHOD例文帳に追加
内部バスを介して通信するマルチプロセッサ・コンピュータシステムとその通信方法 - 特許庁
DEVICE FOR GENERATING MULTI-VIEWPOINT IMAGE, IMAGE PROCESSOR, METHOD AND COMPUTER PROGRAM例文帳に追加
多視点画像生成装置、画像処理装置、および方法、並びにコンピュータ・プログラム - 特許庁
MULTI-NODE COMPUTER SYSTEM, INTEGRATED SERVICE PROCESSOR AND MULTIPLEXING CONTROL METHOD USED FOR THEM例文帳に追加
マルチノードコンピュータシステム、統合サービスプロセッサ及びそれらに用いる多重化制御方法 - 特許庁
MULTI-COLUMN PROCESSOR, MULTI-COLUMN PROCESSING METHOD, MULTI-COLUMN PROCESSING PROGRAM AND COMPUTER READABLE RECORDING MEDIUM AS WELL AS CONTENT DISPLAY DEVICE例文帳に追加
段組み処理装置、段組み処理方法、段組み処理プログラムおよびコンピュータ読み取り可能な記録媒体、ならびに、コンテンツ表示装置 - 特許庁
MULTI-CORE PROCESSOR SYSTEM, SCHEDULE MANAGEMENT PROGRAM AND COMPUTER-READABLE STORAGE MEDIUM STORING THE SAME例文帳に追加
マルチコアプロセッサシステム,スケジュール管理プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 - 特許庁
When the deviation of the value is large, data updated by a multi-processor computer system can be lost.例文帳に追加
値のずれが大きいと、マルチプロセッサ・コンピュータ・システムで更新されたデータが失われることもある。 - 特許庁
To provide a multi-processor computer system where partitions can be reconstituted in an online state.例文帳に追加
オンライン状態でパーティションを再構成することができるマルチプロセッサ・コンピュータシステムを提供する。 - 特許庁
To provide a processor, an apparatus, a method, a system and a computer readable medium for effectively temporarily suspending processing of a multi-thread processor and one thread of the multi-thread processor.例文帳に追加
本発明の課題は、効果的にマルチスレッドプロセッサ及びマルチスレッドプロセッサの1つのスレッドの処理を一時的にサスペンドするプロセッサ、装置、方法、システム及びコンピュータ可読媒体を提供することである。 - 特許庁
MULTI-FUNCTION DEVICE, INFORMATION PROCESSOR, METHOD OF PROCESSING DATA, CONTROL PROGRAM, AND COMPUTER READABLE STORAGE MEDIUM例文帳に追加
複合機能装置および情報処理装置およびデータ処理方法および制御プログラムおよびコンピュータ読取可能な記憶媒体 - 特許庁
To operate a program for system control having input/output and maintenance interface processing functions on an instruction processor IP without particularly constituting a system assisting processor in a computer system with multi-processor configuration.例文帳に追加
マルチプロセッサ構成の計算機システムにおいて、システム支援プロセッサを特別に構成することなく、入出力、保守インタフェース処理機能を持つシステム制御用プログラムを命令プロセッサIP上で動作させる。 - 特許庁
To provide a system, a method and a computer-readable storage medium for transposing array data on a SIMD multi-core processor architecture.例文帳に追加
配列データをSIMDマルチコア・プロセッサ・アーキテクチャ上で転置するためのシステム、方法及びコンピュータ可読ストレージ媒体を提供する。 - 特許庁
To provide a computer etc. capable of improving operation performance by a multi-core processor and achieving power saving effect, without altering an object program.例文帳に追加
対象プログラムを修正しなくとも、マルチコアプロセッサによる動作性能向上や省電力化の効果を得ることを可能とするコンピュータ等を提供する。 - 特許庁
A raster image processor 420 acquires object data outputted from a host computer 400, and develops the acquired object data to a multi-value bit map image.例文帳に追加
ラスタイメージプロセッサ420は、ホストコンピュータ400から出力されたオブジェクトデータを取得し、取得したオブジェクトデータを多値のビットマップイメージに展開する。 - 特許庁
To provide a check processor, a host computer for the check processor and a check processing method for smoothly executing banking operations by accurately detecting the multi-feeding of sheets in simple configurations.例文帳に追加
簡易な構成で用紙の重送を正確に検出して銀行業務を円滑に行うことが可能な小切手処理装置、小切手処理装置用ホストコンピュータ及び小切手処理方法を提供する。 - 特許庁
By the device, the method and the computer program, memory blocks are allocated, divided into properly matched smaller storage areas with the same size and the respective storage areas are allocated to a single processor of a multi-processor system.例文帳に追加
本発明の装置、方法、コンピュータ・プログラムによれば、メモリ・ブロックが割り振られ、適正に整合された同じ大きさのより小さい記憶域に分割され、各記憶域がマルチプロセッサ・システムの単一プロセッサに割り振られる。 - 特許庁
To improve execution speed of parallel distributed processing by a force division method, in the parallel distributed processing for analyzing behavior of particles by a computer with a multi-core processor mounted thereon.例文帳に追加
マルチコア・プロセッサを搭載したコンピュータによる粒子の挙動解析の並列分散処理において、力分割法による並列分散処理の実行速度を向上させる。 - 特許庁
To provide a simultaneous multi-threading processor and a computer program product capable of improving performance while reducing power consumption; and to provide a method for operating them.例文帳に追加
電力消耗を減少させつつ性能も向上させうる同時多重スレッディングプロセッサ回路、コンピュータプログラム製品及びこれらを動作させる方法を提供する。 - 特許庁
This system includes a distributed multi-node computer system including central processor unit (CPU) nodes, input/output nodes and memory nodes that are mutually connected through an interconnect.例文帳に追加
インタコネクトを介して互いに接続されている複数の中央プロセッサユニット(CPU)ノードと入力/出力(I/O)ノードとメモリノードとを含む分散マルチノードコンピュータシステムを含む。 - 特許庁
To provide a storage medium processor and a computer program for gathering together storage media owned by a customer, which have been issued by each of a plurality of stores, into one multi-storage medium.例文帳に追加
顧客が有する複数店舗毎で発行された記憶媒体を、1枚のマルチ記憶媒体にまとめることを可能にした記憶媒体処理装置およびコンピュータプログラムを提供する。 - 特許庁
SIMULTANEOUS MULTI-THREADING PROCESSOR CIRCUIT, COMPUTER PROGRAM PRODUCT COMPOSED SO AS TO OPERATE AT PERFORMANCE LEVELS DIFFERENT FROM ONE ANOTHER BASED ON NUMBER OF OPERATING THREAD, AND METHOD FOR OPERATING THEM例文帳に追加
同時多重スレッディングプロセッサ回路、動作するスレッドの数に基づいて相異なる性能レベルで動作するように構成されるコンピュータプログラム製品及びこれらを動作させる方法 - 特許庁
Then, the host computer 200 confirms the presence/absence of the multi-feeding of checks in the check processor 100 based on the received check information, and issues a print instruction to instruct the check processor 100 to execute print to the check S according to a confirmation result.例文帳に追加
そして、ホストコンピュータ200は、受信した小切手情報に基づいて小切手処理装置100における小切手重送の有無を確認し、確認結果に応じて小切手処理装置100に小切手Sへの印字を指示する印字指示を行う。 - 特許庁
AUXILIARY STORAGE DEVICE CONTROL CIRCUIT, IDE CONTROLLER, SCSI CONTROLLER, USB CONTROLLER, MULTI I/O CONTROLLER, INFORMATION PROCESSOR, AUXILIARY STORAGE DEVICE CONTROL METHOD, AND COMPUTER-READABLE STORAGE MEDIUM HAVING PROGRAM FOR EXECUTION OF THE METHOD BY COMPUTER STORED THEREIN例文帳に追加
補助記憶装置制御回路、IDEコントローラ、SCSIコントローラ、USBコントローラ、マルチI/Oコントローラ、情報処理装置、補助記憶装置制御方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁
To provide a cache coincident control capable of preventing lowering of cache access throughput and increasing of network loads in a computer system for activating a plurality of OSs on a single multi-processor system.例文帳に追加
単一のマルチプロセッサシステム上で複数のOSを稼動させる計算機システムにおいて、キャッシュアクセス処理能力の低下、ネットワーク負荷の増加を防ぐことができるキャッシュ一致制御を提供する。 - 特許庁
A MFP 3 (Multi Function Peripheral) being the image processor manages a URL ("http://konicaminolta.jp") which the MPF 3 has accessed, in association with a web browser user name (user name:A) at the time of access and informs a PC ( Personal Computer) 101 corresponding to the browser user name of the URL when terminating browsing.例文帳に追加
画像処理装置であるMFP3は、アクセスしたURL("http://konicaminolta.jp")をアクセス時のWebブラウザ使用者名(ユーザ名:A)と関連付けて管理し、ブラウジング終了時に、ブラウザ使用者名に対応するPC101へと通知する。 - 特許庁
To provide a method for enhancing working rate of a system by assuring compatibility of distributed firmware and shortening system boot time and firmware update time in a computer system with multi-processor structure.例文帳に追加
マルチプロセッサ構成のコンピュータシステムにおいて、分散配置したファームウェアの整合性を保証し、かつシステム起動時間、ファームウェア更新時間を短縮する事により、システムの稼働率を向上させる方法を提供する。 - 特許庁
In a symmetrical multi-processor computer where a processor with a memory interleaved by a low order address is accessible to an arbitrary memory with equally high performance, the processors are grouped, snoops are thinned among the groups, and a snoop request is reduced by restricting snooping of all the requests within the groups.例文帳に追加
下位アドレスによってメモリがインタリーブされた、プロセッサが任意のメモリに対して等しく高い性能でアクセス可能な対称型マルチプロセッサ型計算機において、プロセッサをグループ化し、グループ間ではスヌープを間引き、すべてのリクエストをスヌープするのはグループ内に限ることによりスヌープリクエストを削減する。 - 特許庁
To provide a picture processor and a picture binarizing method for converting an inputted multi-valued picture to a binary picture optimal to OCR processing including a low-luminance character area in a high-luminance base, and a computer-readable storing medium.例文帳に追加
入力される多値画像を、高輝度の下地に低輝度の文字領域を含むOCR処理に最適な2値化画像に変換する画像処理装置及び画像2値化方法及びコンピュータ読み取り可能な記憶媒体の提供。 - 特許庁
To provide a new computer for efficiently and safely performing exclusive control on a user process level without any dedicated instruction in a single processor system for multi-job processing, its control method, and a storage medium for storing the same method.例文帳に追加
本発明は、マルチジョブを処理するシングルプロセッサ・システムにおいて、専用命令なしで効率良く安全にユーザプロセスレベルで排他制御を行う新規なコンピュータ、その制御方法及びこの方法を記録した記録媒体を提供することを目的とする。 - 特許庁
This task trace method of a computer device is equipped with a processor having an operating system for executing an application program by a multi-task system and executing task trace processing in response to a debug interruption request, and having a debug register, and with a memory having a trace buffer.例文帳に追加
アプリケーションプログラムをマルチタスク方式で実行し、デバッグ割り込み要求に応答してタスクトレース処理を実行するオペレーティングシステムを有し、かつ、デバッグレジスタを有するプロセッサと、トレースバッファを有するメモリとを備えるコンピュータ装置のタスクトレース方法である。 - 特許庁
The buffer system includes a multi-purpose memory constitution element 32 which not only buffers information transferred between a peripheral storage device and a host computer system, but also stores a scratch pad accessible by a controller processor 52 and/or instructions.例文帳に追加
バッファシステムは、周辺記憶装置とホストコンピュータシステム4間で転送される情報をバッファするためだけでなく、コントローラプロセッサ52によりアクセス可能なスクラッチパッドおよび/または命令の格納に使用するようにすることができる多目的メモリ構成要素32を含んでいる。 - 特許庁
To provide a multi-operating computer system for easily assigning a necessary operating system to a device even when multiple devices share the same interruption number in operating multiple operating systems by a single processor.例文帳に追加
本発明の目的は、複数個のオペレーティングシステムを単一のプロセッサで動作させる際に複数個のデバイスが同一の割込み番号を共有する場合でも、デバイスに必要とするオペレーティングシステムを簡単に割当てられるマルチオペレーテング計算機システムを提供することにある。 - 特許庁
In a multi-computer system, a plurality of power units 26C are horizontally arranged below a chassis 14, a plurality of cooling units 32A to 32C are arrayed above them along the perpendicular, and processor memory assemblies (PM assembly) 24A to 24C are arranged behind the respective cooling units 32A to 32C.例文帳に追加
シャシ14の下部には複数の電源ユニット26Cが水平方向に並べて配設され、その上方には鉛直線に沿う方向に沿って複数の冷却ユニット32A〜32Cが配列され、各冷却ユニット32A〜32Cの後方にプロセッサ・メモリ・アセンブリ(PMアセンブリ)24A〜24Cが配列される。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|