「n-p-n transistor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

P-TYPE THIN-FILM TRANSISTOR, N-TYPE THIN-FILM TRANSISTOR AND SEMICONDUCTOR DEVICE例文帳に追加

Ｐ型薄膜トランジスタ、Ｎ型薄膜トランジスタ及び半導体装置 - 特許庁

a junction transistor having an n-type semiconductor between a p-type semiconductor that serves as an emitter and a p-type semiconductor that serves as a collector 例文帳に追加

エミッタとして用いられるP型半導体と集電装置として機能するP型半導体の間のN型半導体を備える接合トランジスタ - 日本語WordNet

A data amplifier DAP0 is composed of an n-channel transistor TNA, a p-channel transistor TPA, an amplifier circuit AMP and inverters MP, MN.例文帳に追加

データアンプDAP0はnチャンネルトランジスタTNA,pチャンネルトランジスタTPA,アンプ回路AMP,インバータMP,MNで構成されている。 - 特許庁

The P-channel MOS transistor M4 is connected to the N-channel MOS transistor M5 in series via a current source Q11.例文帳に追加

PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM5は、電流源Q11を介して直列に接続されている。 - 特許庁

In an output buffer circuit 31, the source of a P-channel MOS transistor M4 is connected to the gate of an N-channel MOS transistor M6 in a push-pull circuit 15, and the N-channel MOS transistor M6 is driven by an output from the source of the P-channel MOS transistor M4.例文帳に追加

出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。 - 特許庁

The N well of the P type MOS transistor 6 is shut off from the power source.例文帳に追加

Ｐ型ＭＯＳトランジスタ６のＮウェルが電源から遮断される。 - 特許庁

A base of a vertical N-P-N transistor is provided in a non- contact state, an emitter of the transistor is connected with a terminal to generate positive voltage peaks and a collector of the transistor is grounded.例文帳に追加

垂直ＮＰＮトランジスタのベースを非接触とし、エミッタを正の電圧ピークが発生する端子に接続し、コレクタを接地する。 - 特許庁

P-CHANNEL MOS TRANSISTOR, N-CHANNEL MOS TRANSISTOR, AND NONVOLATILE SEMICONDUCTOR STORAGE DEVICE例文帳に追加

ＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタ及び不揮発性半導体記憶装置 - 特許庁

The semiconductor device includes an n-type MIS transistor and a p-type MIS transistor.例文帳に追加

半導体装置は、ｎ型ＭＩＳトランジスタ及びｐ型ＭＩＳトランジスタとを備えている。 - 特許庁

A semiconductor device includes the n-type MIS transistor and the p-type MIS transistor.例文帳に追加

半導体装置は、ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとを備えている。 - 特許庁

The semiconductor device has the N-type MOS transistor 11 and the P-type MOS transistor 12.例文帳に追加

半導体装置は、Ｎ型ＭＯＳトランジスタ１１と、Ｐ型ＭＯＳトランジスタ１２とを備えている。 - 特許庁

A P-type MOS transistor 158 and an N-type MOS transistor 160 are connected with a node N1.例文帳に追加

ノードＮ１にはＰ型ＭＯＳトランジスタ１５８、Ｎ型ＭＯＳトランジスタ１６０が接続される。 - 特許庁

An identical chip has the n-type MIS transistor and the p-type MIS transistor.例文帳に追加

同一チップ内にＮ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタを有する。 - 特許庁

A P-type MOS transistor M1 and an N-type MOS transistor M2 are inserted to the conventional circuit.例文帳に追加

従来回路にＰ型ＭＯＳトランジスタＭ１，Ｎ型ＭＯＳトランジスタＭ２を挿入した。 - 特許庁

The semiconductor device is formed of a p-type field effect transistor and an n-type field effect transistor.例文帳に追加

半導体装置は、Ｐ型及びＮ型の電界効果トランジスタより成る。 - 特許庁

To improve the performance of a p-type MOS transistor and an n-type MOS transistor.例文帳に追加

Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタの性能を向上する。 - 特許庁

To nearly equally perform overetching to a p-type MOS region and an n-type MOS region when gate electrodes are formed in a semiconductor device having a p-type MOS (p-channel MOS transistor) and an n-type MOS (n-channel MOS transistor).例文帳に追加

ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）とｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）とを有する半導体装置で、ゲート電極形成時に、ｐＭＯＳ領域とｎＭＯＳ領域にほぼ同等のオーバーエッチングを施す。 - 特許庁

A P-type MOS high-voltage transistor 45 is equipped with a bottom N-type well 8, N-type wells 11, and P-type wells 16 formed on a silicon substrate 1.例文帳に追加

ｐＭＯＳ高電圧トランジスタ４５は、シリコン基板１にボトムｎウェル８、ｎウェル１１、およびｐウェル１６が形成されている。 - 特許庁

The MOS transistor M21 consists of an ordinary P-type MOS transistor, and the MOS transistor M24 consists of an ordinary N-type MOS transistor.例文帳に追加

ＭＯＳトランジスタＭ２１は通常のＰ型ＭＯＳトランジスタからなり、ＭＯＳトランジスタＭ２４は通常のＮ型ＭＯＳトランジスタからなる。 - 特許庁

The channel portion of the N-channel transistor A is used in common with a P-type drain 7a of the P-channel transistor B, and the channel portion of the P-channel transistor B is used in common with an N-type source 5b of the N-channel transistor A to make the memory cell highly integrable.例文帳に追加

ＮチャネルトランジスタＡのチャネル部とＰチャネルトランジスタＢのＰ型ドレイン７ａとを共用すると共に、ＰチャネルトランジスタＢのチャネル部とＮチャネルトランジスタＡのＮ型ソース５ｂとを共用することによって高集積化する。 - 特許庁

When both the P-type transistor MP1 and the N-type transistor MN2 are turned off, an off-leak current escapes via the P-type transistor MP2 and the N-type transistor MN2.例文帳に追加

Ｐ型トランジスタＭＰ１とＮ型トランジスタＭＮ２が共にＯＦＦのときオフリーク電流はＰ型トランジスタＭＰ２及びＮ型トランジスタＭＮ２を介して逃げる。 - 特許庁

In a charge pump circuit, a P-type transistor MP2 and an N-type transistor MN2, which are turned off at all the time, are provided in parallel with a P-type transistor MP1 and an N-type transistor MN1.例文帳に追加

Ｐ型トランジスタＭＰ１及びＮ型トランジスタＭＮ１と並列に常にオフにしたＰ型トランジスタＭＰ２及びＮ型トランジスタＭＮ２を設ける。 - 特許庁

To solve the problem: it is difficult to establish compatibility between the high reliability of an n-type MIS transistor and the high performance of a p-type MIS transistor when a sidewall width is the same in the n-type MIS transistor and the p-type MIS transistor.例文帳に追加

ｎ型ＭＩＳトランジスタとｐ型ＭＩＳトランジスタとにおいてサイドウォール幅が同一である場合、ｎ型ＭＩＳトランジスタの高信頼性とｐ型ＭＩＳトランジスタの高性能化を両立させることは難しい。 - 特許庁

To provide a P-N junction element and its manufacturing method, especially the P-N junction element including an organic composite material, to provide its manufacturing method, and to provide an organic transistor using the P-N junction.例文帳に追加

本発明は、Ｐ—Ｎ接合素子及びその製造方法に係り、特に有機複合材料を含むＰ—Ｎ接合素子及びその製造方法、該Ｐ−Ｎ接合を利用する有機トランジスタに関する。 - 特許庁

The vertical npn transistor T0 has an n well 22 formed in the p-type semiconductor substrate 21, a p well 23 formed in the n well 22, and an n-type region 24 formed in the p well 23.例文帳に追加

縦型ＮＰＮトランジスタＴ０は、Ｐ型半導体基板２１に形成されたＮウェル２２と、Ｎウェル２２に形成されたＰウェル２３と、Ｐウェル２３に形成されたＮ型領域２４とを有している。 - 特許庁

One sampling transistor 125 is used commonly to divisional pixels P_1 to P_N.例文帳に追加

１つのサンプリングトランジスタ１２５が分割画素Ｐ_1〜Ｐ_Nに対して共通に使用されるように構成する。 - 特許庁

A transistor 10 is provided, in the surface layer of a p-type nitride semiconductor layer 6, with an n-type source region 18 and an n-type drain region 12.例文帳に追加

トランジスタ１０は、ｐ型窒化物半導体層６の表層部にｎ型のソース領域１８とｎ型のドレイン領域１２を備えている。 - 特許庁

Subsequently, a shallow N type well region 14 is formed on the deep N type well regions 12 thus fabricating a P type variable substrate bias transistor 25.例文帳に追加

Ｎ型の深いウェル領域１２の上に、Ｎ型の浅いウェル領域１４を形成して、Ｐ型の基板バイアス可変トランジスタ２５を形成する。 - 特許庁

In the silicon layer 4, an NPN transistor (composed of a p-type well region 6, an n+-type region 7, and a deep n+-type region 10) is formed.例文帳に追加

ｎ^- 型シリコン層４にはＮＰＮトランジスタ（ｐウェル領域６、ｎ^+ 型領域７、ディープｎ^+ 領域１０）が形成されている。 - 特許庁

The first N^+-doped region, the first P-doped region and the N-doped layer form the vertical NPN transistor 131 of the silicon controlled rectifier 103.例文帳に追加

第一Ｎ＋ドープト領域、第一Ｐ-ドープト領及びＮ-ドープト層は、ＳＣＲ103のバーティカルＮＰＮトランジスタ131を形成する。 - 特許庁

A p-channelMOS transistor 30 is formed on the high resistance n-type base layer.例文帳に追加

この高抵抗ｎ型ベース層にはｐ−ｃｈＭＯＳトランジスタ３０が形成されている。 - 特許庁

The transistor TR12 is of an n-channel type and is formed on the surface of the p-type semiconductor substrate 50.例文帳に追加

ＴＲ１２はＮチャネル型であり、Ｐ型半導体基板５０の表面に形成される。 - 特許庁

The reduced capacity at the p-n junction part accelerates the switching sped of the transistor.例文帳に追加

減少したｐｎ接合部容量は、トランジスタのスイッチング速度を加速する。 - 特許庁

Moreover, the present invention provides an organic transistor using the P-N junction element.例文帳に追加

また、本発明は、Ｐ−Ｎ結合素子を利用する有機トランジスタを提供する。 - 特許庁

THIN FILM TRANSISTOR INCLUDING N-TYPE AND P-TYPE CIS AND METHOD OF MANUFACTURING THE SAME例文帳に追加

ｎ型及びｐ型ＣＩＳを含む薄膜トランジスタ及びその製造方法 - 特許庁

To provide a thin film transistor including n-type and p-type CIS, and to provide a method of manufacturing the same.例文帳に追加

ｎ型及びｐ型ＣＩＳを含む薄膜トランジスタ及びその製造方法を提供する。 - 特許庁

An n well area 8 is formed on the p-type low density epitaxial growth layer 4, a p-channel MOS transistor and a p well area 10 are formed in the n well area 8 and an n-channel MOS transistor is formed in the p well area 10.例文帳に追加

Ｐ型低濃度エピタキシャル成長層４にＮウエル領域８が形成され、Ｎウエル領域８内にＰｃｈＭＯＳトランジスタとＰウエル領域１０が形成され、Ｐウエル領域１０内にＮｃｈＭＯＳトランジスタが形成されている。 - 特許庁

When an input terminal 100 is open, a P type MOS transistor 101 is turned on, an N type MOS transistor 104 is turned off, and an input of the complementary transistor circuit 105 is pulled up.例文帳に追加

入力端子100がオープン状態であるときP型MOSトランジスタ101はON、N型MOSトランジスタ104はOFFになり、相補型トランジスタ回路105の入力をプルアップする。 - 特許庁

When the input terminal 100 is closed, the P type MOS transistor is turned off, the N type MOS transistor is turned on, and an input of the complementary transistor circuit 105 is pulled down to ground potential GND.例文帳に追加

入力端子100がクローズ状態となったときに、P型MOSトランジスタ101はOFF、N型MOSトランジスタ104はONになり、相補型トランジスタ回路入力をグランド電位GNDへプルダウンする。 - 特許庁

A bipolar transistor BT, an n-MOS transistor NT, and a p-MOS transistor PT are formed on an SOI layer SL of an SOI substrate.例文帳に追加

ＳＯＩ基板のＳＯＩ層ＳＬにバイポーラトランジスタＢＴと、ｎＭＯＳトランジスタＮＴと、ｐＭＯＳトランジスタＰＴとが形成されている。 - 特許庁

A memory device comprises a memory cell array 1 in which the resistance change type memory cells M are arranged in a matrix, word lines W_1 to W_m, bit lines B_1 to B_n, plate electrode lines P_1 to P_n, and a transistor T.例文帳に追加

メモリ装置は、抵抗変化型のメモリセルＭがマトリックス状に配置されたメモリセルアレイ１と、ワード線Ｗ_1〜Ｗ_mと、ビット線Ｂ_1〜Ｂ_nと、プレート電極線Ｐ_1〜Ｐ_nと、トランジスタＴとを有する。 - 特許庁

The vertical junction field effect transistor 1a includes an n+-type drain semiconductor part 2, an n-type drift semiconductor part 3, a p+-type gate semiconductor part 4, an n-type channel semiconductor part 5, and an n+-type source semiconductor part 7.例文帳に追加

本発明に係る縦型ＪＦＥＴ１ａは、ｎ^＋型ドレイン半導体部２と、ｎ型ドリフト半導体部３と、ｐ^＋型ゲート半導体部４と、ｎ型チャネル半導体部５と、ｎ^＋型ソース半導体部７とを備える。 - 特許庁

A MOS transistor is equipped with an n^+-source region 7, an n^+-drain region 8, and a gate electrode 6, and a p-type diffusion region 14 of an n-channel stopper is arranged around the MOS transistor.例文帳に追加

Ｎ＋ソース領域７、Ｎ＋ドレイン領域８、ゲート電極６を備えたＭＯＳトランジスタ周辺にＮチャネルストッパのＰ型拡散領域１４が配置される。 - 特許庁

To provide a method of manufacturing a field effect transistor which can solve both problems of the penetration of p-type impurities within a p-type gate and the depletion within the n-type gate at the same time.例文帳に追加

p型ゲート中のp型不純物のシリコン基板への突き抜けと、n型ゲート中の空乏化との両方の問題を同時に解決することのできる電界効果型トランジスタの製造方法を提供することを目的とする。 - 特許庁

An N type transistor 11 and a P type transistor 12 are operated to keep a prescribed offset potential Vofs, and when a level of a node n1 being an output point of the transistors is fluctuated, a potential level of a node n2 depending on an N type transistor 15 and a P type transistor 16 applies feedback control to a P type transistor 13 or an N type transistor 14.例文帳に追加

Ｎ型トランジスタ１１およびＰ型トランジスタ１２は、所定のオフセット電位Ｖofsを保つように動作し、その出力であるノードｎ１が変動すると、Ｎ型トランジスタ１５およびＰ型トランジスタ１６によって定まるノードｎ２の電位によってＰ型トランジスタ１３またはＮ型トランジスタ１４に対してフィードバック制御する。 - 特許庁