「parallel- serial conversion」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A board-side IC substrate 601 for mounting serial-parallel conversion ICs 616 to 619 is provided at the side of the game board 6, and the serial data are converted into parallel data and are supplied to respective lamps 125a to 125f, 126a to 126f on the game board 6.例文帳に追加

遊技盤６側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板６０１が設けられ、シリアルデータをパラレルデータに変換して遊技盤６上の各ランプ１２５ａ〜１２５ｆ，１２６ａ〜１２６ｆに供給する。 - 特許庁

A game board side IC board 601 with a serial-parallel conversion ICs 616-619 placed on it is installed on the side of the game board 6 and serial data are converted into parallel data to be supplied to respective lamps 125a-125f and 126a-126f on the game board 6.例文帳に追加

遊技盤６側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板６０１が設けられ、シリアルデータをパラレルデータに変換して遊技盤６上の各ランプ１２５ａ〜１２５ｆ，１２６ａ〜１２６ｆに供給する。 - 特許庁

To achieve the combination of independent optimum input and output bus width by equipping with a data transmission controller for effecting equivalent transmission capacity conversion between parallel-serial to permit customization by making a parallel bus width and a serial lane independent.例文帳に追加

本発明の目的は、パラレル-シリアル間の等価伝送容量変換を行うデータ伝送制御装置を具備し、パラレルバス幅、シリアルレーンを独立することでカスタマイズ可能とし、独立して最適な入出力バス幅の組み合わせを実現することにある。 - 特許庁

One of six parallel-serial conversion circuits 51 synchronizes a parallel composite signal CMP-P with 8-bit width inputted in 13.5 MHz frequency with a bit clock B-CLK outputted by a data clock output circuit 52 and converts it into a serial composite CMP-S.例文帳に追加

６個の並列直列変換回路５１の一つは、13.5MHzの周波数で入力される８ビット幅の並列のコンポジット信号CMP-Pを、データクロック出力回路５２が出力するビットクロックB-CLKに同期して、直列のコンポジット信号CMP-Sへと変換する。 - 特許庁

An SFTD coding section 10 generates, at least two transmission signals where the frequency arrangement of transmission data digital symbols in time series are adjusted, convert each transmission signal into parallel by serial/parallel conversion sections 11 and 12, and converts to OFDM signal by IDFT sections 13 and 14 and parallel/serial conversion sections 15 and 16 for transmission.例文帳に追加

ＳＦＴＤ符号化部１０で、時系列となった送信データディジタルシンボルの周波数配置の順序と位相を調整した送信信号を少なくとも２つ生成し、それぞれの送信信号を、シリアル／パラレル変換部１１、１２でパラレルに変換した後、ＩＤＦＴ部１３、１４及びパラレル／シリアル変換部１５、１６でＯＦＤＭ信号に変換して送信する。 - 特許庁

To provide a portable terminal that can continuously perform normal display during switching resolution and has a parallel-serial conversion circuit including a PLL circuit.例文帳に追加

解像度を切り替える際に正常な表示を継続して行なうことが可能な、ＰＬＬ回路を含むパラシリ変換回路を備えた携帯端末を提供する。 - 特許庁

To provide an optical module capable of preventing electromagnetic mutual interference even when using a transmission/reception integrated type parallel/serial conversion IC.例文帳に追加

送受信一体型のパラレル／シリアル変換ＩＣを用いた場合においても、電磁的な相互干渉を防ぐことが可能な光モジュールを提供すること。 - 特許庁

The transfer speed of the data output from the parallel/serial conversion circuit is set higher than the signal transfer speed in the second interface.例文帳に追加

上記パラレル・シリアル変換回路の出力データの転送速度は、上記第２インタフェースにおける信号伝達速度に比べて高速に設定される。 - 特許庁

This logic verification device uses parallel-serial conversion, and adopts a time division transfer method when transmitting/receiving signals from a plurality of signal lines through one physical line.例文帳に追加

パラレル−シリアル変換を用い、複数の信号線からの信号を1本の物理線上で送信、受信する時分割転送方法を採用する。 - 特許庁

Also, the board side IC board 601 and the frame side IC board 602 are configured as assembly boards loaded with the plurality of serial-parallel conversion ICs.例文帳に追加

また、盤側ＩＣ基板６０１、枠側ＩＣ基板６０２は、複数のシリアル−パラレル変換ＩＣを搭載した集合基板として構成されている。 - 特許庁

Also, the board-side IC substrate 601 and the frame-side IC substrate 602 are composed as an assembled substrate for mounting a plurality of serial-parallel conversion ICs.例文帳に追加

また、盤側ＩＣ基板６０１、枠側ＩＣ基板６０２は、複数のシリアル−パラレル変換ＩＣを搭載した集合基板として構成されている。 - 特許庁

The transmission device performs the serial-parallel conversion process to the transmission data based on the determined number of subcarriers and selects the subcarrier used for transmission.例文帳に追加

送信装置は、決定されるサブキャリア数に基づいて、送信データに対して、直並列変換処理を行い、送信に使用するサブキャリアを選択する。 - 特許庁

A conversion circuit 24 then converts serial data Sda output from the shift register 21 into parallel data Pd1 in response to the timing signal TI.例文帳に追加

そして、変換回路２４は、タイミング信号ＴＩに応答して、シフトレジスタ２１から出力されるシリアルデータＳｄａをパラレルデータＰｄ１に変換する。 - 特許庁

An MIF circuit (serial/parallel conversion circuit) specialized to CCD/TG is generated according to the information file 21 by MIF circuit generating processing.例文帳に追加

そして、ＭＩＦ回路生成処理で情報ファイル２１に従ってＣＣＤ／ＴＧに特化したＭＩＦ回路（シリアル・パラレル変換回路）の生成を行う。 - 特許庁

Data in the first and second jitter-data latch circuits 17, 18 are compared with each other by a jitter comparison circuit 19 and outputted via a parallel/serial conversion circuit 20.例文帳に追加

第１及び第２のジッタ情報ラッチ回路１７，１８のデータがジッタ比較回路１９で比較され、パラレル／シリアル変換回路２０を経て出力される。 - 特許庁

The receiver 7 performs execution by performing conversion to the serial data with the center bit of sampling data for which the received parallel data are multi-point sampled as correct data.例文帳に追加

受信装置７は、受信したパラレルデータを多点サンプリングしたサンプリングデータの中央ビットを正しいデータとして、シリアルデータに変換することにより実行する。 - 特許庁

An S/P converting part 100 performs serial/parallel conversion of transmission data, divides data of one sequence into two sequences and generates a substream 1 and a substream 2.例文帳に追加

Ｓ／Ｐ変換部１００は、送信データをシリアル／パラレル変換し、１系列のデータを２系列に分割し、サブストリーム１およびサブストリーム２を生成する。 - 特許庁

Additionally, an SP conversion section 214 converts the serial data into parallel data from the detection timing of the frame synchronizing signal and that of the word synchronization signal.例文帳に追加

そして、ＳＰ変換部２１４は、フレーム同期信号の検出タイミングとワード同期信号の検出タイミングに基づいて、シリアルデータをパラレルデータに変換する。 - 特許庁

A serial data generation section 33 generates serial data OutA, OutB by performing serial conversion on the first and second expanded parallel data received via a selector 32 with a clock Clk of a PLL circuit 2 as a reference, further generates serial data OutC delayed from one data item for a single-unit term, and generates serial data OutS for an output by mixing the generated three serial data items.例文帳に追加

シリアルデータ生成部３３は，ＰＬＬ回路２のクロックＣｌｋを基準に，セレクタ部３２を介して受信した第１および第２の伸張パラレルデータをシリアル変換してシリアルデータＯｕｔＡ，ＯｕｔＢを生成し，さらに一方のデータから１単位周期遅延させたシリアルデータＯｕｔＣを生成し，生成した３つのシリアルデータをミキシングして出力用のシリアルデータＯｕｔＳを生成する。 - 特許庁

A parallel signal of 12 bit from a CDS (Correlated Double Sampling)&A/D section 103 or a parallel signal of 36 bit from an A/D section 104 is inputted in an LVDS conversion section 105, and the LVDS conversion section converts the inputted parallel signal into a serial signal for LVDS transmission.例文帳に追加

ＣＤＳ＆Ａ／Ｄ部１０３からの１２ｂｉｔのパラレル信号あるいはＡ／Ｄ部１０４からの３６ｂｉｔのパラレル信号は、ＬＶＤＳ変換部１０５に入力され、ＬＶＤＳ変換部１０５では入力されたパラレル信号をＬＶＤＳ伝送のためのシリアル信号に変換する。 - 特許庁

In the image data receiving part 120, when a REFVCLK selection circuit 122 detects that the activation of a signal line is stopped, the REFVCLK selection circuit 122 measure an activation stop time, selects a REFVCLK corresponding to a corresponding measurement result and supplies the REFVCLK to a serial-parallel conversion circuit 121 and a parallel-serial conversion circuit 123.例文帳に追加

画像データ送信部１２０においては、ＲＥＦＶＣＬＫ選択回路１２２が、信号ラインの活性化が停止したことを検知すると、活性化停止時間の計測を行い、当該計測結果に対応するＲＥＦＶＣＬＫを選択してシリアル・パラレル変換回路１２１及びパラレル・シリアル変換回路１２３に供給する。 - 特許庁

Label switchboard 20 has OCTA (Optically Clocked Transistor Array)22 that carries out serial-parallel conversion of an optical label signal L inputted through PD21, transmits it to a CMOS processing circuit 23 as a label L, carries out parallel-serial conversion of new label L' converted in the CMOS processing circuit 23, and outputs it to an optical modulator 24.例文帳に追加

ラベル交換器２０は、ＰＤ２１を介して入力された光ラベル信号Ｌをシリアル−パラレル変換して、ラベルＬとしてＣＭＯＳ処理回路２３に送信し、ＣＭＯＳ処理回路２３において変換された新しいラベルＬ’をパラレル−シリアル変換して、光変調器２４に出力するＯＣＴＡ（Optically Clocked Transistor Array）２２を備えている。 - 特許庁

The 2-channel parallel stereoscopic video signal received via input signal selection circuits 16, 17 is directly outputted via output signal selection circuits 14, 15 and given to the 2D/3D conversion circuit 12 as the serial stereoscopic video signal via a parallel serial conversion circuit 18.例文帳に追加

入力信号選択回路１６，１７を介して入力された２チャネルのパラレル立体映像信号は出力信号選択回路１４，１５を介して直接出力されるとともにパラレル−シリアル変換回路１８を介してシリアル立体映像信号として２Ｄ／３Ｄ変換回路１２に入力される。 - 特許庁

Also, a second addition part 737 of the serial/parallel conversion part 103 outputs a sum check error signal when first addition data prepared by adding image data by a first addition part 504 of the parallel/serial conversion part 102 and second addition data prepared by adding the image data by the second addition part 737 are different.例文帳に追加

また、シリアルパラレル変換部１０３の第２の加算部７３７は、パラレルシリアル変換部１０２の第１の加算部５０４が画像データを加算して作成した第１の加算データと第２の加算部７３７が上記画像データを加算した第２の加算データとが異なっている場合にサムチェックエラー信号を出力する。 - 特許庁

When the serial data for the differential signal line and the clock mapping are changed, the connection switching circuit 20 switches the connection of the signal lines for replacing the clock by the serial data, and the mapping changing circuit 110 changes the mapping of the data channel for the parallel data outputted from the serial/parallel conversion circuit 40.例文帳に追加

差動信号線に対するシリアルデータ、クロックのマッピングが変更された場合に、接続切り替え回路２０が、クロックとシリアルデータを入れ替えるための信号線の接続の切り替えを行い、マッピング変更回路１１０が、シリアル／パラレル変換回路４０から出力されるパラレルデータに対するデータチャネルのマッピングの変更を行う。 - 特許庁

During transmission, a symbol sequence that has been modulated using a symbol rate fs(Hz) from a modulation unit 103 is input, and then converted into a parallel signal every N symbols in a serial/parallel conversion unit 109.例文帳に追加

送信時、変調部１０３からシンボル速度ｆｓ（Ｈｚ）を用いて変調されたシンボル列が入力され、シリアル／パラレル変換部１０９においてＮシンボルごとにパラレル信号に変換される。 - 特許庁

When an input of a certain pulse signal REP is detected, a serial/parallel conversion part 170 outputs in parallel a pulse signal REP, which is input in series within a predetermined time from the detection time.例文帳に追加

直並列変換部１７０は、あるパルス信号ＲＥＰの入力が検出されると、その検出タイミングから所定時間内に直列入力されるパルス信号ＲＥＰを並列出力する。 - 特許庁

To provide a circuit for detecting a synchronization pattern that can detect a position of a synchronization pattern at a high-speed on parallel data resulting from applying parallel conversion to serial data transmitted in the unit of frames.例文帳に追加

フレーム単位で伝送されてくるシリアルデータをパラレル化してなるパラレルデータ上における同期パターンの位置を検出する同期パターン位置検出回路に関し、同期パターンの位置検出を高速に行う。 - 特許庁

A regeneration determination part 171 determines whether to regenerate the pulse signal generated on the transmitting side, based on the number of pulse signal REPs output in parallel from the serial-parallel conversion part 170.例文帳に追加

再生決定部１７１は、直並列変換部１７０から並列出力されるパルス信号ＲＥＰの数に基づいて、送信側で生成されたパルス信号を再生すべきか否かを決定する。 - 特許庁

Each bit of a unique word is generated in parallel by a unique- word generating circuit 21, and unique-word parallel data output from the circuit 21 are converted into serial data by a PUS conversion circuit 22.例文帳に追加

ユニークワード生成回路２１にてユニークワードの各ビットをパラレルに生成し、このユニークワード生成回路２１から出力されるユニークワードパラレルデータをＰ／Ｓ変換回路２２でシリアルデータに変換する。 - 特許庁

Frame side IC boards 602-605 with serial-parallel conversion ICs 611-615 placed on them respectively are installed on the side of the game frame and serial data are converted into parallel data to be supplied to respective lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

Also, frame side IC boards 602-605 loaded with serial-parallel conversion ICs 611-615 are provided on the side of the game frame, and the serial data are converted to the parallel data and supplied to respective lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

The parity generation circuit 101 of a 0 side 10 adds redundant bits to the input signals s11 of respective signal lines and attains parallel signals s12 and p10 and a parallel/serial conversion circuit 103 multiplexes them to serial signals s13 by timing signals t10 and outputs them.例文帳に追加

０ｓｉｄｅ１０のパリティ生成回路１０１は、各信号線の入力信号ｓ１１に冗長ビットを付加してパラレル信号ｓ１２、ｐ１０とし、パラレルシリアル変換回路１０３はタイミング信号ｔ１０によりシリアル信号ｓ１３に多重して出力する。 - 特許庁

Frame-side IC boards 602-605, on which serial-parallel conversion ICs 611-615 are mounted, are mounted on the game frame side to convert the serial data to parallel data to be fed to lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

Also, frame-side IC substrates 602 to 605 for mounting serial-parallel conversion ICs 611 to 615 are provided at the side of the game frame, and serial data are converted into parallel data and are supplied to respective lamps 281a to 281l, 282a to 282f, 283a to 283f.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

A parallel-serial conversion unit 22 of a transmitting circuit 20 multiplexes n signals synchronizing with a transmission clock which is a high speed of n times (n is two or more integer) or more than a synchronization clock CK_SYNC, and converts to a serial form.例文帳に追加

送信回路２０のパラレルシリアル変換部２２は、同期クロックＣＫ＿ＳＹＮＣよりもｎ倍（ｎは２以上の整数）以上高速な伝送クロックに同期してｎ本の信号を多重化してシリアル形式へ変換する。 - 特許庁

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70 and a clock-detecting circuit 80.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０を含む。 - 特許庁

Then the conversion control means 34 allows each of the color conversion means 32a-32d to conduct parallel processing or any of the color conversion means 32a-32d to conduct serial processing selectively for the conversion of the color separate signal into the coloring material signal.例文帳に追加

そして、前記変換制御手段３４は、前記色分解信号を前記色材信号に変換するのにあたって、各色変換手段３２ａ〜３２ｄによる並列処理と、前記複数の色変換手段３２ａ〜３２ｄのいずれか一つによる直列処理とを、選択的に行わせるようにする。 - 特許庁

A S/P conversion section 106 converts one serial signal sequence outputted from the modulation sections 104, 105 into a parallel signal sequence so that the parallel signal sequence is allocated to the subcarrier selected by the use subcarrier selection section 102 when inverse Fourier transform is applied to the parallel signal sequence.例文帳に追加

Ｓ／Ｐ変換部１０６は、逆フーリエ変換した場合に使用サブキャリア選択部１０２が選択したサブキャリアに配置されるように、変調部１０４、１０５から出力された１本の直列な信号列を並列な信号列に変換する。 - 特許庁

The reception circuit 28B_1 regenerates the clock BCLK whose frequency is a multiple of four of that of the transferred clock PCLK and supplies the clock BCLK to a serial-to-parallel conversion circuit 41.例文帳に追加

受信回路２８Ｂ１では、転送されたクロックＰＣＬＫの周波数を４逓倍したクロックＢＣＬＫが再生され、直並列変換回路４１に供給される。 - 特許庁

A serial data signal obtained by A/D conversion at speed twice as much as modulation speed is S/P-converted so that a data ratio becomes 1:2 and a parallel data signal at modulation speed is obtained.例文帳に追加

変調速度の２倍でＡ／Ｄ変換して得られるシリアルデータ信号をデータ比が１：２となるようにしてＳ／Ｐ変換し、変調速度のパラレルデータ信号とする。 - 特許庁

To achieve a high speed for a reading operation in the data conversion function of an output circuit that converts parallel data into serial data and outputs the data to the outside.例文帳に追加

並列データを直列データに変換を行ってデータを外部に出力する出力回路のデータ変換機能の点において読み出し動作の高速化に資する。 - 特許庁

A MIMO modulator 107 carries out serial parallel conversion of the rearranged second transmission data to form a plurality of data streams, and modulates the plurality of data streams.例文帳に追加

ＭＩＭＯ変調部１０７は、並び替えられた第二の送信データをシリアルパラレル変換することにより複数のデータストリームを生成し、複数のデータストリームを変調する。 - 特許庁

When the CPU 10 is in the sleep mode, a parallel/serial conversion circuit 40 detects state changes of the switches 51-54, and notifies the CPU 10 about the state changes by an interrupt.例文帳に追加

またＣＰＵ１０がスリープモードの場合、パラレル／シリアル変換回路４０がスイッチ５１〜５４の状態変化を検出し、割り込みによりＣＰＵ１０へ状態変化を通知する。 - 特許庁

The data control parts 30a, 30b, 30c and 30d perform the serial-parallel conversion by shifting by the corrected number of bits from the previously set number of bits at predetermined timing, respectively.例文帳に追加

データ管理部３０ａ、３０ｂ、３０ｃ、３０ｄは、それぞれ、所定のタイミングで、予め定められたビット数から補正ビット数シフトしてシリアル・パラレル変換する。 - 特許庁