「parallel- serial conversion」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The high-speed I/F circuit block HB includes a physical layer circuit PHY including a receiver circuit and a logic circuit HL for high-speed I/F including a serial/parallel conversion circuit.例文帳に追加

高速Ｉ／Ｆ回路ブロックＨＢは、レシーバ回路を含む物理層回路ＰＨＹと、シリアル／パラレル変換回路を含む高速Ｉ／Ｆ用ロジック回路ＨＬを含む。 - 特許庁

In addition to the monitor signal, an identifier information TAG showing a format of conversion from the parallel signal to the serial signal is output from the external terminal of the integrated circuit 10.例文帳に追加

該モニタ信号と共に、パラレル信号からシリアル信号への変換のフォーマットを示す識別子情報ＴＡＧを集積回路１０の外部端子から出力する。 - 特許庁

Then the serial parallel conversion section 205 outputs the significant factors decoded by the pipeline in combination with the nonsignificant factors in response to the received factor identification signal.例文帳に追加

そしてシリアルパラレル変換部205で伝送された係数識別信号に応じて、パイプラインにより復号化された有意係数が非有意係数と組み合わされて出力される。 - 特許庁

When receiving the 'link processing start reception' particular code from a serial / parallel conversion circuit 614 via a decoder 615, the link processing sequencer 110 reaches a link establishing state.例文帳に追加

リンク処理シーケンサ１１０は、シリアル→パラレル変換回路６１４からデコーダ６１５を介して「リンク処理開始受信」特殊コードを受信すると、リンク確立状態とする。 - 特許庁

The parallel-serial conversion unit 22 forms a signal frame in a form in which a signal is included at a beginning by firstly processing the signal whose constraint on timing is severe.例文帳に追加

パラレルシリアル変換部２２は、タイミング上の制約が厳しい信号を最初に処理することにより、その信号が最初に含まれる形で信号フレームを形成する。 - 特許庁

A conversion circuit 57 consists of a gate array for generating six parallel drive signals D in accordance with serial control signals from a main control device 19.例文帳に追加

変換回路５７はゲートアレイから構成されたものであり、メイン制御装置１９からのシリアルな制御信号に基づいてパラレルな６個のドライブ信号Ｄを生成する。 - 特許庁

The booster block U1, a current dividing diode DS1, a polarity conversion circuit P1, and a serial connector of the booster capacitor C1 are connected to the main diode DM in parallel.例文帳に追加

増圧ブロックＵ１は、電流分配用ダイオードＤＳ１、極性変換回路Ｐ１、及び増圧コンデンサＣ１の直列接続体を主ダイオードＤＭに並列してなる。 - 特許庁

To provide a parallel-serial conversion circuit that can reduce power consumption while suppressing skew and jitter of a data signal and a strobe signal to the utmost.例文帳に追加

データ信号及びストローブ信号のスキュー及びジッタを極力抑制しながら、消費電力を低減することができるパラレル−シリアル変換回路を提供する。 - 特許庁

When transmitting, the control circuit 200 performs the parallel/serial conversion of transmit data, converts the data to the format determined by the communication standards, and outputs the converted data to the Mbus.例文帳に追加

制御回路２００において、送信のとき送信データをパラレル／シリアル変換し、さらに通信規格によって決められたフォーマットに変換してＭｂｕｓに出力する。 - 特許庁

Furthermore, an S/P conversion circuit 11 converts serial data into parallel data whose number is equal to number of columns C of a matrix to write the data to the two RAMs 31, 32.例文帳に追加

また、Ｓ／Ｐ変換回路１１によって、シリアルのデータをマトリクスの列数Ｃと同じ数のパラレルデータに変換して２つのＲＡＭ３１、ＲＡＭ３２にデータを書き込む。 - 特許庁

A 2-channel video output signal from the 2D/3D conversion circuit 12 is converted into a 1-channel video signal via a parallel serial conversion circuit 13 or outputted as a parallel stereoscopic video signal via output signal selection circuits 14, 15.例文帳に追加

２Ｄ／３Ｄ変換回路１２の２チャネルの映像出力信号はパラレル−シリアル変換回路１３を介して１チャネルの映像信号に変換されるか、または出力信号選択回路１４，１５を介してパラレル立体映像信号として出力される。 - 特許庁

An error detection part 1 uses error check data EC added to R, G and B data of each pixel of received image data converted from a serial form to a parallel form by a serial/parallel conversion part 100 to detect the transfer error of the received image data by a pixel unit.例文帳に追加

エラー検出部１は、シリアルーパラレル変換部１００によりシリアル形式からパラレル形式へ変換された受信画像データの画素ごとのＲ、Ｇ、Ｂデータに付加されているエラーチェックデータＥＣを用いて、その受信画像データの転送エラーを画素単位で検出する。 - 特許庁

This display device has a serial-parallel conversion part which converts the digital serial data inputted through a connector for digital data transmission into parallel data and measures the horizontal frequency and vertical frequency of the input video signal and pixel clock to decide the signal by a decision part according to the measurement result.例文帳に追加

デジタルデータ伝送用コネクタを通して入力されたデジタルシリアルデータをシリアルパラレル変換するシリアルパラレル変換部を有し、入力映像信号の水平周波数と垂直周波数と画素クロックを測定し、その測定結果に基づき判断部にて信号判別を行う。 - 特許庁

A conversion unit 120 receives parallel communication data from the arithmetic unit 110 through an important signal line L160 instead of a general signal line L150, and converts the received parallel signal to a serial signal, and transmits it to the other processor 200 through the serial signal communication line L20.例文帳に追加

また、変換部１２０は、演算部１１０からパラレル通信データを一般信号線Ｌ１５０の代わりに重要信号線Ｌ１６０を介して受信し、その受信したパラレル信号をシリアル信号に変換してシリアル信号用通信線Ｌ２０を介して他の処理装置２００へ送信する。 - 特許庁

To provide a simply structured serial-parallel signal conversion input/ output device capable of carrying out the control of various driven apparatus with a serial signal in a batch or of changing respective output signals of various sensors into serial signals to transmit them in a batch to a control system.例文帳に追加

駆動制御される各種機器の制御をシリアル信号によって一括して行うことができ、あるいは、各種センサの出力信号をシリアル信号化して、一括して制御系に伝送することができる簡単な構成のシリアル−パラレル信号変換入出力装置を得る。 - 特許庁

An S/P conversion part 101a converts transmission data A from serial data to parallel data and outputs this parallel data to a 16QAM mapping part 102 as data to be mapped to bits (S0 and S1) of high quality.例文帳に追加

Ｓ／Ｐ変換部１０１ａでは、送信データＡをシリアルデータからパラレルデータに変換して、このパラレルデータを品質の高いビット（Ｓ０，Ｓ１）にマッピングされるデータとして１６ＱＡＭマッピング部１０２に出力する。 - 特許庁

An S/P conversion part 101b converts transmission data B from serial data to parallel data and outputs this parallel data to the 16QAM mapping part 102 as data to be mapped to bits (S2 and S3) of low quality.例文帳に追加

Ｓ／Ｐ変換部１０１ｂでは、送信データＢをシリアルデータからパラレルデータに変換して、このパラレルデータを品質の低いビット（Ｓ２，Ｓ３）にマッピングされるデータとして１６ＱＡＭマッピング部１０２に出力する。 - 特許庁

To provide a series-parallel conversion device whose mounting area is small and which performs logical determination of serial signals, without causing reduction in the reception processing speed and converts them into several parallel signals.例文帳に追加

本発明の一実施例では、実装面積が小さく、受信処理速度を低下させることなくシリアル信号を論理判定し、複数のパラレル信号に変換するシリアルパラレル変換装置を提供することを目的とする。 - 特許庁

The S/P conversion circuit is provided with: the elastic store 1 for processing received serial data in response to a phase of an internal clock and providing an output of data at a slowed-down operating speed; and S/P conversion circuits 2a to 2d for converting the data from the elastic store 1 into parallel data.例文帳に追加

シリアルデータを内部のクロック位相に乗せ換え、動作速度を落として出力するエラスティックストア１と、エラスティックストア１からのデータをパラレルデータに変換するＳ／Ｐ変換回路２ａ〜２ｄとを備えた。 - 特許庁

The driver IC 5 is provided with conversion circuits cascade-connected with a serial data line and a clock data line from the controller 3 respectively and converting the serial signals and parallel signals from the controller 3 respectively, and a driving circuit actuating the light emitters.例文帳に追加

ドライバＩＣ５は、コントローラ３から、それぞれシリアルデータ線およびクロックデータ線がカスケード接続され、それぞれコントローラ３からのシリアル信号とパラレル信号とを変換する変換回路と、発光体を動作させる駆動回路とを有する。 - 特許庁

A parallel-to-serial conversion circuit 37 to the output circuit 28A_1 converts image data PD into serial image data SD in 2-bit width synchronously with a clock BCLK (frequency: 54 MHz) from a bit clock generating circuit 35 and provides an output.例文帳に追加

出力回路２８Ａ_1では、並直列変換回路３７は、ビット・クロック生成回路３５からのクロックＢＣＬＫ（周波数：５４ＭＨｚ）と同期して画像データＰＤを２ビット幅の画像データＳＤに直列に変換して出力する。 - 特許庁

A coding circuit 102 of this data transmitter assembles a plurality of tributary signals demultiplexed by a serial parallel conversion circuit 101 into frames, a parallel serial conversion circuit 104 multiplexes signals that are subject to only bit synchronization among the tributary signals by delay circuits 103 and transmits the multiplexed signal to a transmission line 110.例文帳に追加

データ送信装置１０が、直並列変換回路１０１により多重分離された複数のトリビュタリ信号を符号化回路１０２によりフレーム化し、遅延回路１０３によりトリビュタリ信号間の同期としてビット同期のみをおこなった信号を並直列変換回路１０４により多重化して伝送路１１０上に送信する。 - 特許庁

The audio apparatus is provided with: a P/S converter 21 to which an input signal DINP is inputted and which outputs a serial signal; an S/P converter 31 to which the serial signal is inputted and which outputs a parallel signal; and a digital/analog conversion part 44 for performing digital/analog conversion to the parallel signal outputted from the S/P converter 31.例文帳に追加

本発明のオーディオ装置は、入力信号ＤＩＮＰが入力され、シリアル信号を出力するパラレル／シリアル変換器２１と、該シリアル信号が入力され、パラレル信号を出力するシリアル／パラレル変換器３１と、シリアル／パラレル変換器３１から出力されるパラレル信号をデジタル／アナログ変換するデジタル／アナログ変換部４４とを備える。 - 特許庁

To provide a semiconductor integrated circuit device having a built-in high-speed operation circuit such as a serial-parallel conversion circuit or a parallel-serial conversion circuit, capable of inspecting the high-speed operation circuit by a general semiconductor integrated circuit inspection device, and reducing an influence of a cross talk between high-speed signal wires in the semiconductor integrated circuit device.例文帳に追加

シリアルパラレル変換回路、パラレルシリアル変換回路等の高速動作回路を内蔵し、しかも一般的な半導体集積回路検査装置による高速動作回路の検査が可能であり、さらに半導体集積回路装置内の高速信号配線間のクロストークの影響の低減も可能な半導体集積回路装置を提供すること。 - 特許庁

A parallel/serial interface circuit 3 is provided with a transmission side interface function to serial data and an ECC check bit generation function, generates the ECC check bit of an address, data and a command every time 1 byte is transferred, adds the ECC check bit corresponding to each byte after the transfer of 1 byte and outputs it to a parallel/serial conversion circuit 4.例文帳に追加

パラレル・シリアルインタフェース回路３は、シリアルデータへの送信側インタフェース機能と、ＥＣＣチェックビット生成機能とを有し、１ｂｙｔｅ転送する毎にアドレス、データおよびコマンドのＥＣＣチェックビットを生成し、各々１ｂｙｔｅ転送後、各ｂｙｔｅに対応したＥＣＣチェックビットを付加してパラレル・シリアル変換回路４に出力する。 - 特許庁

The head separate type camera device and video signal processing method are characterized by the serial conversion of a video signal acquired by an image sensor, the parallel conversion of a vide signal inputted after the serial conversion, and the adjustment of the timing of writing to a circuit for standardization by an asynchronous FIFO memory before the standardization of the parallel-converted video signal in accordance with characteristics of a video reproduction portion in a succeeding stage.例文帳に追加

この発明のヘッド分離式カメラ装置および映像信号処理方法は、イメージセンサが取得した映像信号をシリアル変換し、シリアル変換して入力される映像信号をパラレル変換し、パラレル変換された映像信号を後段の映像再生部の特性にあわせて規格化する前段で、規格化する回路への書き込みタイミングを、非同期ＦＩＦＯメモリにより調整することを特徴とする。 - 特許庁

A control circuit for A/D converters comprises a control portion 111 for generating CS signals and clock signals sent to the many A/D converters, first and second serial/parallel conversion portions 112 and 113 for converting serial data signals sent from the many A/D converters into parallel data signals, first and second data storage portion 114 and 115 for storing the parallel data.例文帳に追加

ADコンバータ制御回路は複数のADコンバータに対するＣＳ信号、クロック信号を生成するコントロール部１１１と複数のADコンバータからのシリアルデータ信号をパラレルに変換するシリアルパラレル１変換部１１２、シリアルパラレル２変換部１１３とパラレルデータを格納するデータ１格納部１１４とデータ２格納部１１５で構成される。 - 特許庁

To provide a high speed photoelectric conversion circuit, a parallel-serial converter, and an optical signal processor, of which the process speeds are not limited by the response speed of a photoelectric conversion element or a photoconductive switch.例文帳に追加

光電変換回路及びそれを用いた光信号処理装置に関し、光電変換素子や光伝導スイッチの応答速度に律速されない高速の光電変換回路、パラレルシリアル変換装置、光信号処理装置を実現する。 - 特許庁

A high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 including at least a serial/parallel conversion circuit 40; a self-running clock generation circuit 70, a clock detection circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

On-vehicle equipment on the transmitting side performs multilevel modulation of a serial signal to four modulation wave signals by a serial/parallel conversion circuit 32, detects the amplitude of each modulation signal by a switching circuit 33 and transmits the detected amplitude by converting it into analog.例文帳に追加

送信側車載機器は、シリアル／パラレル変換回路３２でシリアル信号を４つの変調波信号に多値変調し、スイッチ回路３３で各変調波信号の振幅を検出し、検出した振幅をアナログに変換して送信する。 - 特許庁

A DDC signal, a control signal and an audio signal are converted into serial signals by a parallel/serial converter 45 by using a clock signal of the DVI Standards, are subjected to electro-optical conversion and transmitted to the receiver 5 using another core wire of the optical fiber cable 6.例文帳に追加

ＤＤＣ信号、制御信号、音声信号はＤＶＩ規格のクロック信号を用いてパラレル／シリアル変換器４５でシリアル信号に変換し、これを電光変換して光ファイバケーブル６の別の心線を使って受信器５に伝送する。 - 特許庁

The format of the /etc/printcap file lets you specify what serial or parallel interface to use, and (if you are using a serial interface), what baud rate, whether to use flow control, delays for tabs, conversion of newlines, and more. 例文帳に追加

/etc/printcap ファイルでは、シリアルかパラレルのインタフェースのどちらを使うのか、そして、(シリアルインタフェースを使う場合)そのボーレートはいくらであるか、フロー制御は使うのか、 タブのための遅延を加えるのか、改行文字を変換するかなどの指定をおこなうことができます。 - FreeBSD

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30, having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70, a clock-detecting circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

An input stop circuit 17 is provided on an input side of a PLL 16 included in the serial-parallel conversion circuit 15 of a display controller 12, and an output stop circuit 18 is provided on an output side.例文帳に追加

ディスプレイコントローラ１２のパラシリ変換回路１５に含まれるＰＬＬ１６の入力側に入力停止回路１７を、出力側に出力停止回路１８を設ける。 - 特許庁

To prevent the occurrence of image density unevenness, by preventing the occurrence of temporal variation (jitter) in a duty ratio of a development AC clock signal, when performing parallel/serial conversion of the development AC clock signal.例文帳に追加

現像ＡＣクロック信号をパラレル／シリアル変換する際に、現像ＡＣクロック信号のデューティ比に経時変動（ジッタ）が発生することを防止し、画像濃度ムラの発生を防止する。 - 特許庁

In the case of using a data channel, a modulation signal is subjected to serial parallel conversion (402) and Fourier inverse transform (403) to generate a quadrature frequency multiplexing signal and the signal is transmitted by the multicarrier system.例文帳に追加

データチャネルを使用する場合は、変調信号をシリアルパラレル変換（４０２）、フーリエ逆変換（４０３）して直交周波数多重信号を生成しマルチキャリア方式で送信する。 - 特許庁

In order to reduce the duty ratio of the sampling optical signal, the optical serial-parallel conversion apparatus 30 is coupled between the optical sampling system (50) and the optical quantization/coding device (40).例文帳に追加

標本化光信号のデューティ比を低減するため、光標本化装置（５０）と光量子化・符号化装置（４０）の間に光シリアル−ラルパラレル変換装置３０が結合される。 - 特許庁

An I/O terminal board 11 takes in external input data by a DI/O circuit 11A having an insulating means and converts input parallel data into serial data by a conversion circuit 11B.例文帳に追加

入出力端子台１１は外部入力データを絶縁手段を有するＤＩ／Ｏ回路１１Ａで取り込み、入力パラレルデータを変換回路１１Ｂでシリアルデータに変換する。 - 特許庁

To provide a serial-parallel analog-digital conversion circuit capable of reducing an offset-voltage error and capable of decreasing a circuit scale and a power consumption and a mobile object communication terminal.例文帳に追加

オフセット電圧誤差を減少することができ、回路規模及び消費電力を減少することができる直並列アナログデジタル変換回路及び移動体通信端末を提供する。 - 特許庁

An S/P section 33 converts a main line video signal 2 captured by a lens 24b from a serial signal into a parallel signal, and a Down_conv section 34 performs down-conversion to SD video images.例文帳に追加

Ｓ／Ｐ部３３はレンズ２４ｂで撮影された本線映像信号２をシリアル信号からパラレル信号に変換し、Ｄｏｗｎ_ｃｏｎｖ部３４はＳＤ映像にダウンコンバートを行う。 - 特許庁

First and second channels 20 and 22 include clock phase shift circuits 26 and 28 and signal generation blocks 10 and 12 having memories, parallel/serial conversion circuits and DACs.例文帳に追加

第１及び第２チャンネル２０及び２２は、クロック位相シフト回路２６及び２８と、メモリ、並直列変換回路、ＤＡＣを有する信号発生ブロック１０及び１２を具えている。 - 特許庁

The noncontact tag 1 comprises an antenna coil 11, a power supply circuit 12, a clock generation circuit 13, a data setting circuit 14, a parallel-serial conversion circuit 15, and a load modulation circuit 16.例文帳に追加

非接触タグ１は、アンテナコイル１１と、電源回路１２と、クロック生成回路１３と、データ設定回路１４と、パラレル・シリアル変換回路１５と、負荷変調回路１６と、を備えている。 - 特許庁

In the transmission circuit device 1, a power source voltage control circuit 10 is constituted of an analog regulator and a current voltage conversion circuit 20 is constituted only of a serial inductor 21 and a parallel capacitor 22.例文帳に追加

送信回路装置１は、電源電圧制御回路１０をアナログレギュレータで構成し、電流電圧変換回路２０を直列インダクタ２１及び並列キャパシタ２２だけで構成する。 - 特許庁

To provide a pattern synchronization circuit which rearranges parallel signals resulting from applying serial/parallel conversion to a frame signal received by a pattern evaluation device so as to match a head position of the frame with a position of a bit 0 of the parallel signals, the mount area of which can be configured small.例文帳に追加

パターン評価装置に入力されるフレーム信号のシリアル−パラレル変換後のパラレル信号を並び替えて、フレームの先頭位置をパラレル信号のBIT０の位置に合わせるパターン同期回路において、実装面積が小さく構成することが可能となるパターン同期回路の提供。 - 特許庁

On the other hand, in the fine mode, a parallel-serial conversion circuit 130 converts compression data TD01 and TD23 obtained by compressing every 2 bits (TD0, TD1 and TD2, TD3) of the test output data of the plurality of bits to one bit into one piece of serial data and then sequentially outputs the one piece of serial data as data DQ0.例文帳に追加

一方、ファインモードでは、複数ビットのテスト出力データの２ビット毎（ＴＤ０，ＴＤ１およびＴＤ２，ＴＤ３）を１ビットに圧縮した圧縮データＴＤ０１およびＴＤ２３を、パラレルシリアル変換回路１３０によって１シリアルデータに変換した上で、データＤＱ０として順次出力される。 - 特許庁