「refresh address」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A refresh-address judgment circuit 22 is installed in such a way that a content RCB which is stored in the refresh control register 21 is compared with a refresh address RAi which is output by a refresh address generation circuit 11.例文帳に追加

リフレッシュ制御レジスタ２１に記憶されている内容RCBとリフレッシュアドレス生成回路１１が出力するリフレッシュアドレスRAiとを比較するリフレッシュアドレス判定回路２２を設ける。 - 特許庁

An internal row address signal (refresh-address signal) is generated by a refresh-address counter 17, and inputted to a row decoder 12.例文帳に追加

内部ロウアドレス信号（リフレッシュアドレス信号）は、リフレッシュアドレスカウンタ１７により生成され、ロウデコーダ１２に入力される。 - 特許庁

First, refresh is conducted in a period one shot pulse is being generated using a refresh address R-ADD generated by a refresh control circuit 4.例文帳に追加

まず、リフレッシュ制御回路４が生成したリフレッシュアドレスR_ADDを用いてワンショットパルスの発生期間中にリフレッシュする。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE, INTERNAL REFRESH STOP METHOD, COMPETITION PROCESSING METHOD OF EXTERNAL ACCESS AND INTERNAL REFRESH,COUNTER INITIALIZING METHOD, REFRESH ADDRESS DETECTING METHOD OF EXTERNAL REFRESH, AND EXECUTION SELECTING METHOD OF EXTERNAL REFRESH例文帳に追加

半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法 - 特許庁

This device is provided with refresh timers 26a, 26b whose issuance cycles of refresh requests PHYS1, PHYS2 are different from each other, and refresh address generation circuits 20a, 20b for generating refresh addresses according to the refresh requests.例文帳に追加

リフレッシュ要求（ＰＨＹＳ１，ＰＨＹＳ２）の発行周期の異なるリフレッシュタイマ（２６ａ，２６ｂ）と、このリフレッシュ要求に従ってリフレッシュアドレスを発生するリフレッシュアドレス発生回路（２０ａ，２０ｂ）を設ける。 - 特許庁

A refresh address generation circuit (20b, 86 and 88) generates a refresh address so as to refresh a memory cell in the region specified by the refresh region specification address, when the operation mode specification signal specifies the refresh mode.例文帳に追加

リフレッシュアドレス発生回路（２０ｂ、８６，８８）は、動作モード指示信号がリフレッシュモードを指定するとき、リフレッシュ領域指定アドレスが指定する領域内のメモリセルのリフレッシュを行なうようにリフレッシュアドレスを発生する。 - 特許庁

The control circuit has a refresh timer circuit (7A) starting a refresh cycle and a row address counter (8A) generating a refresh address for each refresh cycle when power source voltage is supplied.例文帳に追加

制御回路は、リフレッシュサイクルを起動するリフレッシュタイマー回路（７Ａ）と、電源電圧が供給されているときリフレッシュサイクル毎にリフレッシュアドレスを生成するロウアドレスカウンタ（８Ａ）とを有する。 - 特許庁

In the power down mode, a refresh control section 132 holds the start address and the end address, and performs control so that refresh of data is performed limiting the refresh to a region in which refresh is required.例文帳に追加

パワーダウンモードにおいて、リフレッシュ制御部１３２はスタートアドレスおよびエンドアドレスを保持し、リフレッシュが必要な領域に限定してデータのリフレッシュが実施されるように制御を行なう。 - 特許庁

Then, the sub-refresh address counter SRAC operates in preference to the main refresh-address counter MRAC until reaching the final value.例文帳に追加

その後、サブリフレッシュアドレスカウンタＳＲＡＣは、最終値になるまでメインリフレッシュアドレスカウンタＭＲＡＣより優先的に動作する。 - 特許庁

A refresh address control section 70 controls the creation of a refresh address in a refresh address creation section 50 in accordance with the command inputted from the outside and the temperature information from the plurality of temperature sensors 20.例文帳に追加

リフレッシュアドレス制御部７０は、外部からのコマンド入力および複数の温度センサー２０からの温度情報に従って、リフレッシュアドレス生成部５０におけるリフレッシュアドレスの生成を制御する。 - 特許庁

In partial array self-refresh operation, during operation, generation of a row address is controlled by a row address counter, a self-refresh cycle generating circuit is controlled, and self-refresh operation is performed by adjusting a self-refresh cycle output from the self-refresh cycle generating unit.例文帳に追加

部分アレーセルフリフレッシュ動作は、動作の間、ローアドレスカウンターによってローアドレスの発生を制御し、セルフリフレッシュサイクル発生回路を制御し、該セルフリフレッシュサイクル発生器からのセルフリフレッシュサイクル出力を調節することによって実行される。 - 特許庁

A refresh address generating means 5 outputs an address signal indicating a memory cell group 1.例文帳に追加

リフレッシュアドレス発生手段５はメモリセル群１を示すアドレス信号を出力する。 - 特許庁

A refresh address counter RC generates a refresh address signal RA corresponding to each bank MB based on a refresh request signal RQ.例文帳に追加

リフレッシュアドレスカウンタＲＣは、リフレッシュリクエスト信号ＲＱに基づいて各バンクＭＢに対応するリフレッシュアドレス信号ＲＡを生成する。 - 特許庁

When the semiconductor memory device is not operated, a refresh address generation circuit 10 generates and outputs a self-refresh operation address signal according to a clock signal output from a refresh timer 12.例文帳に追加

半導体記憶装置が非動作時には、リフレッシュアドレス生成回路１０は、リフレッシュタイマ１２から出力されるクロック信号に応じてセルフリフレッシュ動作用アドレス信号を生成し出力する。 - 特許庁

To provide a method by which defect caused by refresh operation of a specific address is analyzed repeating refresh operation making the specific address as an object of refresh in a short period.例文帳に追加

特定のアドレスをリフレッシュ対象とするリフレッシュ動作を短期間で繰り返し行いつつ特定アドレスのリフレッシュ動作に伴う不良の解析を行う方法を提供すること。 - 特許庁

When it is determined that the attention refresh address designates the target memory cell group, a refresh operation is carried out on the basis of the attention refresh address.例文帳に追加

注目リフレッシュアドレスが対象メモリセル群を指定していると判定された場合には、注目リフレッシュアドレスに基づいてリフレッシュ動作が実行される。 - 特許庁

A refresh-array activation signal (RFACT) is activated conforming to refresh-request (PHY) and a specific address bit (QAD<11> or QAD<11:10>) of a refresh-address (QAD<11:0>).例文帳に追加

リフレッシュ要求（ＰＨＹ）とリフレッシュアドレス（ＱＡＤ＜１１：０＞）の特定のアドレスビット（ＱＡＤ＜１１＞またはＱＡＤ＜１１：１０＞）とに従ってリフレッシュアレイ活性化信号（ＲＦＡＣＴ）を活性化する。 - 特許庁

Further, this refresh control circuit 31 generates a refresh address to supply to the memory macro 1c of the maximum capacity, and also has a refresh address generator to supply the higher bits of the refresh address to other memory macros 1a having smaller capacities as the refresh address.例文帳に追加

さらに、リフレッシュ制御回路３１は、最も大きな容量のメモリマクロ１ｃに対するリフレッシュアドレスを生成してメモリマクロ１ｃに対して供給するとともに、リフレッシュアドレスのうち上位の所定ビットを、容量規模の小さい他のメモリマクロ１ａ等に対するリフレッシュアドレスとして供給するリフレッシュアドレス生成回路を備える。 - 特許庁

The semiconductor device includes: a refresh control circuit 12 for generating a refresh execution signal IREF in response to a refresh command REF supplied from the outside, and a refresh address counter 16 for executing a counting operation in response to activation of the refresh execution signal IREF.例文帳に追加

外部から供給されるリフレッシュコマンドＲＥＦに応答してリフレッシュ実行信号ＩＲＥＦを生成するリフレッシュ制御回路１２と、リフレッシュ実行信号ＩＲＥＦの活性化に応答してカウント動作を行うリフレッシュアドレスカウンタ１６とを備える。 - 特許庁

SYNCHRONIZING DRAM HAVING TEST MODE WHICH CAN PERFORM AUTOMATIC REFRESH OPERATION BY EXTERNAL ADDRESS, AND AUTOMATIC REFRESH METHOD例文帳に追加

外部アドレスにより自動リフレッシュ動作が行えるテストモードを有する同期式ＤＲＡＭ及び自動リフレッシュ方法 - 特許庁

When all the sub-blocks have been refreshed, refresh at the following refresh address is performed.例文帳に追加

全サブブロックにおいてリフレッシュが完了すると次のリフレッシュアドレスのリフレッシュを実行する。 - 特許庁

When a mode is switched externally to a self-refresh mode, an external address immediately before switching to a self-refresh mode is latched to a latch circuit 3.例文帳に追加

外部からセルフリフレッシュモードに切り換わる際、セルフリフレッシュモードに切り換わる直前の外部アドレスをラッチ回路３にラッチする。 - 特許庁

Refreshing operation is performed first during the generation period of the one-shot pulse by using a refresh address R_-ADD generated by a refresh control circuit 4.例文帳に追加

まず、リフレッシュ制御回路４が生成したリフレッシュアドレスR_ADDを用いてワンショットパルスの発生期間中にリフレッシュする。 - 特許庁

When the refresh address is at a second address, refresh to a weak cell having a first address in place of a first strong cell having the second address is executed.例文帳に追加

リフレッシュアドレスが第２アドレスの時、第２アドレスを有する第１ストロングセルの代わりに第１アドレスを有するウィークセルに対するリフレッシュが実行される。 - 特許庁

A 1st address decoder 2 and a 1st refresh address decoder 5 decode respectively an external address Xn supplied from the outside of a semiconductor memory and a refresh address RXn used for refresh in the semiconductor memory.例文帳に追加

１ｓｔアドレスデコーダ２，１ｓｔリフレッシュアドレスデコーダ５はそれぞれ半導体記憶装置の外部から供給される外部アドレスＸｎ，半導体記憶装置内部におけるリフレッシュに使用するリフレッシュアドレスＲＸｎをそれぞれデコードする。 - 特許庁

An operation inhibiting means 30 compares a part RA8 of a refresh address output from a refresh counter 6 with refresh designation signals RB[0], RB[1] output from the latch means 20-1, 20-2 to judge whether or not refresh of a block indicated by the refresh address is needed, and when the refresh is unnecessary, the means 30 inhibits the operation of a RAS system circuit 11.例文帳に追加

動作禁止手段３０では、リフレッシュカウンタ６から出力されるリフレッシュアドレスの一部ＲＡ８と、ラッチ手段２０−１，２０−２から出力されるリフレッシュブロック指定信号ＲＢ［０］，ＲＢ［１］とを比較し、リフレッシュアドレスが示すブロックのリフレッシュの要、不要を判断し、不要であればＲＡＳ系回路１１の動作を禁止する。 - 特許庁

The refresh control circuit 12 generates a refresh address 34 for executing refresh of the memory cell array 13 until the refresh address 34 coincides with the most significant row address 44 every timing for supplying the refresh request signal 33 generated by the memory controller 11.例文帳に追加

リフレッシュ制御回路１２は、メモリコントローラ１１で生成されたリフレッシュ要求信号３３が供給されるタイミング毎に、メモリセルアレイ１３のリフレッシュを実施するためのリフレッシュアドレス３４が最上位ロウアドレス４４と一致するまで当該リフレッシュアドレス３４を生成する。 - 特許庁

The method for generating an address for designating the memory bank which becomes an object for the refresh in the refresh operation for the semiconductor memory device can vary the number of the memory banks which become the object for the refresh in the refresh operation in the semiconductor memory device by using not only the bank address but a control address not separately utilized in the refresh operation.例文帳に追加

半導体メモリ装置のリフレッシュ動作でリフレッシュ対象となるメモリバンクを指定するアドレスを生成する方法で、バンクアドレスだけでなく、リフレッシュ動作時に別途に活用されていなかった制御アドレスを利用して、半導体メモリ装置のリフレッシュ動作時に、リフレッシュ対象となるメモリバンクの数を可変させうる。 - 特許庁

The refresh control part is provided with a target memory cell group setting part for setting a portion of the target memory cell group in the memory cell array, a refresh address generating part for sequentially generating a plurality of refresh addresses that can designate all memory cells in the memory cell array, and a refresh address determining part for determining whether an attention refresh address designates the target memory cell group.例文帳に追加

リフレッシュ制御部は、メモリセルアレイ内の一部の対象メモリセル群を設定するための対象メモリセル群設定部と、メモリセルアレイ内のすべてのメモリセルを指定可能な複数のリフレッシュアドレスを順次発生させるリフレッシュアドレス発生部と、注目リフレッシュアドレスが対象メモリセル群を指定しているか否かを判定するためのリフレッシュアドレス判定部と、を備える。 - 特許庁

When the refresh address is at a third address, refresh to one strong cell is executed between the first strong cell and the second strong cell having the third address.例文帳に追加

リフレッシュアドレスが第３アドレスの時、第１ストロングセルまたは、第３アドレスを有する第２ストロングセルのうち、いずれか１つに対するリフレッシュが実行される。 - 特許庁

The refresh mode switching circuit 16 receives a 2-bit address compensation signal which compensates the information amount of the internal address signal and permits or inhibits the output of the address compensation signal according to a 2nd refresh control signal REF2.例文帳に追加

リフレッシュモード切替回路１６は、内部アドレス信号の情報量を補完する２ビットのアドレス補完信号を受け、第２のリフレッシュ制御信号ＲＥＦ２に基づいてアドレス補完信号の出力を許可又は禁止する。 - 特許庁

Upon exiting a self-refresh mode, the bank address counter assumes a second predetermined value.例文帳に追加

自己リフレッシュモードを抜け出すと、バンクアドレスカウンターは第２の所定値を持つ。 - 特許庁

Address conversion sections corresponding to each of the memory blocks generate each of second refresh address signals having different values for each memory block based on the first refresh address signal, and change combination patterns of the values of the second refresh address signals for each of a predetermined number of refresh operations.例文帳に追加

メモリブロックにそれぞれ対応するアドレス変換部は、第１リフレッシュアドレス信号に基づいてメモリブロック毎に値が異なる第２リフレッシュアドレス信号をそれぞれ生成するとともに、第２リフレッシュアドレス信号の値の組み合わせパターンを所定数のリフレッシュ動作毎に変更する。 - 特許庁

METHOD FOR REFRESHING MEMORY DEVICE, REFRESH ADDRESS GENERATOR AND MEMORY DEVICE例文帳に追加

メモリ装置のリフレッシュ方法、リフレッシュアドレス生成器及びメモリ装置 - 特許庁

Next, a refresh address for a first test is stored in a data store circuit 51.例文帳に追加

次に、データストア回路５１内にテスト用リフレッシュアドレスを記憶させる。 - 特許庁

To provide a concurrent refresh mode using distributed row address counter in a buried dynamic random access memory.例文帳に追加

埋め込みＤＲＡＭで分散行アドレス・カウンタを用いて同時リフレッシュ・モードを提供すること。 - 特許庁

CONCURRENT REFRESH MODE USING DISTRIBUTED ROW ADDRESS COUNTER IN BURIED DYNAMIC RANDOM ACCESS MEMORY例文帳に追加

埋め込みＤＲＡＭでの分散行アドレス・カウンタを用いた同時リフレッシュ・モード - 特許庁

As one embodiment, the SDRAM circuit receives a bank address for an automatic refresh operation, and executes the automatic refresh operation to a specific bank and a present refresh row.例文帳に追加

一実施例としてＳＤＲＡＭ回路は、自動リフレッシュ動作のためにバンクアドレスを受信し、特定バンクと現在のリフレッシュロウに対して自動リフレッシュ動作を実行する。 - 特許庁

In one described embodiment, an SDRAM circuit receives a bank address to be used in an auto-refresh operation, and performs the auto-refresh operation on the specified bank and for a current refresh row.例文帳に追加

一実施形態として、ＳＤＲＡＭ回路はオートリフレッシュ動作で使われるバンクアドレスを受信して、指定されたバンク及び現在リフレッシュロウに対してオートリフレッシュ動作を行う。 - 特許庁

The MRS section generates the first control signal controlling a refresh pulse generating time of the refresh timer and the second control signal resetting the refresh time responding to an address signal and an external command .例文帳に追加

ＭＲＳ部はアドレス信号及び外部命令に応答して、リフレッシュタイマのリフレッシュパルス発生時間を制御する前記第１制御信号及び前記リフレッシュタイマをリセットさせる前記第２制御信号を発生する。 - 特許庁

To widen a margin of an address setup in self-refresh operation and to increase burst access speed in an external refresh operation, in a pseudo SRAM having a self-refresh function.例文帳に追加

本発明は、セルフ・リフレッシュ機能を備える擬似ＳＲＡＭにおいて、セルフ・リフレッシュ動作時のアドレス・セットアップのマージンを拡げ、かつ、外部・リフレッシュ動作におけるバースト・アクセスを高速化できるようにする。 - 特許庁

Refresh-period/ region are decided, according to data stored in this register circuit (24), and a refresh-control circuit (22) generates a control signal and a refresh-address required for refreshing.例文帳に追加

このレジスタ回路（２４）に格納されたデータに従ってリフレッシュ周期／領域を決定されて、リフレッシュ制御回路（２２）がリフレッシュに必要な制御信号およびリフレッシュアドレスを発生する。 - 特許庁

The start of self-refresh is detected by a self-refresh start trigger generation circuit 1 and a change of the upper addresses is detected by a refresh address change detection circuit 2.例文帳に追加

セルフリフレッシュ開始トリガ発生回路１によってセルフリフレッシュの開始を検知し、リフレッシュアドレス変化検知回路２によって上位アドレスの変化を検知する。 - 特許庁

At the same time, an SDRAM controller 202 which has received a refresh trigger from a refresh counter 201 outputs a refresh command to the SDRAM 310 through an SDRAM control line 501 and an SDRAM exclusive address signal line 502.例文帳に追加

同時にリフレッシュカウンタ２０１からリフレッシュトリガを受信したＳＤＲＡＭコントローラ２０２は、ＳＤＲＡＭ制御線５０１、ＳＤＲＡＭ専用アドレス信号線５０２にてＳＤＲＡＭ３１０にリフレッシュコマンドを出力する。 - 特許庁

A switching circuit SW switches a refresh address signal RA or an external address signal EA based on the refresh request signal RQ and outputs it, and a common address signal line GAL outputs the external address signal EA or the refresh address signal RA outputted from the switching circuit SW as a common address signal GA.例文帳に追加

切替え回路ＳＷは、リフレッシュリクエスト信号ＲＱに基づいて、リフレッシュアドレス信号ＲＡと外部アドレス信号ＥＡとを切替えて出力し、共通アドレス信号線ＧＡＬは、切替え回路ＳＷから出力される外部アドレス信号ＥＡあるいはリフレッシュアドレス信号ＲＡを、共通アドレス信号ＧＡとして出力する。 - 特許庁