「sampling switch」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Timing control signals Vc1, reverse Vc1, Vc2, reverse Vc2 are inputted to this timing adjusting circuit 405 from an external circuit directly, sampling pulses SP", reverse SP" inputted to an analog switch SW are prescribed by this timing control signals Vc1, reverse Vc1, Vc2, reverse Vc2.例文帳に追加

このタイミング調整回路４０５には、外部回路から直接的にタイミング制御信号Ｖｃ１、／Ｖｃ１、Ｖｃ２、／Ｖｃ２を入力し、このタイミング制御信号Ｖｃ１、／Ｖｃ１、Ｖｃ２、／Ｖｃ２により、アナログスイッチＳＷに入力するサンプリングパルスＳＰ″、／ＳＰ″を規定する。 - 特許庁

In the circuit 20, an SW 1 and a sampling connection switch 21 are set on to store detection signals as charges in C1 and C2 according to an integration time.例文帳に追加

ＣＤＳ回路２０では、ＳＷ１とサンプリング用接続スイッチ２１とをオンにして積分時間に応じた検出信号をＣ１とＣ２に電荷として蓄え、一定時間経過後にＳＷ１とサンプリング用接続スイッチ２１とをオフしてサンプリングした検出信号をホールドする。 - 特許庁

In the sample holding circuit 2, the input control of an analog signal from an input end 14 is performed, and a transmission gate comprising an NMOS transistor QN and a PMOS transistor QP enlarging threshold values respectively is used to a switch circuit 11 used for performing sampling control.例文帳に追加

サンプルホールド回路２において、入力端１４からのアナログ信号の入力制御を行ってサンプリング制御を行うために使用するスイッチ回路１１に、しきい値をそれぞれ大きくしたＮＭＯＳトランジスタＱＮ及びＰＭＯＳトランジスタＱＰからなるトランスミッションゲートを使用した。 - 特許庁

A plurality of charge holding circuits in a second feedback circuit 9 sample and hold the output signal each for successively inputting to the other input terminal of the subtractor by a fourth switch circuit 10 with the holding signal of an input section 11 for sampling and holding the input signal.例文帳に追加

その出力信号を第２フィードバック回路９の複数の電荷保持回路により各々サンプリング保持して、入力信号をサンプリング保持する入力部１１の保持信号とともに、第４スイッチ回路１０により順次、減算器の他方の入力端子に入力する。 - 特許庁

The ramp circuit is coupled to the node between the inductor 120 and the diode 130, and is configured to selectively sample a voltage at the node between the inductor 120 and the diode 130 by a sampling switch and use the sampled signal to produce a stabilization ramp to stabilize the output.例文帳に追加

ランプ回路１０５は、インダクタ１２０とダイオード１３０との間のノードに結合され、且つ、インダクタ１２０とダイオード１３０との間のノードの電圧をサンプリングスイッチにより選択的にサンプルし、サンプルされた信号を用いて安定化ランプを生成して出力を安定化する、ものとして構成されている。 - 特許庁

An N-type transistor constituting the switch elements SS and SA for sampling and flip-around, respectively, is formed at a second P-type well PWL2 separated from the first P-type well PWL1, and a P-type transistor is formed at a second N-type well NWL2 separated from the first N-type well NWL1.例文帳に追加

サンプリング用及びフリップアラウンド用スイッチ素子ＳＳ、ＳＡを構成するＮ型トランジスタは第１のＰ型ウェルＰＷＬ１と分離された第２のＰ型ウェルＰＷＬ２に形成され、Ｐ型トランジスタは第１のＮ型ウェルＮＬ１と分離された第２のＮ型ウェルＮＷＬ２に形成される。 - 特許庁

The sampling switch 531 which is located between the D/A converting circuit 51 and the capacitive element 533, is in an OFF state from a starting point of a period in which the voltage generation circuit 32 outputs the grayscale voltage corresponding to each color till a predetermined time later, and thereafter, it becomes an ON state.例文帳に追加

サンプリングスイッチ５３１は、Ｄ／Ａ変換回路５１と容量素子５３３との間に介在し、電圧生成回路３２が各色に対応した階調電圧を出力する期間のうち、当該期間の始点から所定の時間が経過するまでオフ状態となり、その経過後にオン状態となる。 - 特許庁

In a readout circuit 14A arranged in each column of a matrix-shaped array of unit pixels 11, a reset signal Vp and a pixel signal Vd are respectively sampled by a switch 21 a plurality of times each, and addition is performed by a feedback capacitor 26 so that an amplification rate can be optionally set according the number of sampling times.例文帳に追加

単位画素１１の行列状配列の列毎に配される読み出し回路１４Ａにおいて、リセット信号Ｖｐおよび画素信号Ｖｄについてそれぞれ、スイッチ２１によって複数回ずつサンプリングしかつ帰還容量２６で加算するようにし、サンプリングの回数によって増幅率を任意に設定可能な構成とする。 - 特許庁

An output signal of a shift register 140 wherein 131 stages of latch circuits 1450 are connected, is branched to two paths, NAND circuits 142 are provided in the respective branch paths, and a sampling switch 148 is turned on based on the output signal to sample an image signal on a data line 114.例文帳に追加

ラッチ回路１４５０が１３１段接続されたシフトレジスタ１４０の出力信号を２つの経路に分岐するとともに、これらの分岐経路にそれぞれＮＡＮＤ回路１４２を設けて、この出力信号に基づいてサンプリングスイッチ１４８をオンさせて、データ線１１４に画像信号をサンプリングさせる。 - 特許庁

The control system comprises a digital controller operable at a sampling frequency in response to a detection signal corresponding to the regulated output and producing a drive signal for generating the output phase by determining the quantity of the output phase to be generated and controlling each switch array.例文帳に追加

制御システムは、調整済出力に対応する検出信号に応答して、サンプリング周波数において動作可能なデジタル・コントローラであって、生成すべき出力位相の数量を決定し、各スイッチ・アレイを制御して出力位相を生成するための駆動信号を生成するデジタル・コントローラを備える。 - 特許庁

Since an input switching means 104 and an output switching means 105 are provided to switch the buffer memory 101 and the processor bus 103 for an input source and an output destination, the sampling rate conversion is realized in any optional direction in the case of write to and read from the buffer memory.例文帳に追加

サンプリング率変換器１０２の入力元や出力先として、バッファメモリ１０１とプロセッサバス１０３とを切り替える、入力切替手段１０４及び出力切替手段１０５を設けたので、バッファメモリに書き込む際でも、バッファメモリから読み出す際でもどちらの方向でも任意の方向でサンプリング率変換が可能になる。 - 特許庁

The battery controller 7 reads out at every fixed time a timing table progressed by a common clock counter or by a clock counter acquired by dividing the common clock counter in order to synchronize the multiplexer 2, the output side sampling switch 4, the A/D converter 6 and an own memory storage operation, and executes the read-out described content.例文帳に追加

電池コントローラ７は、マルチプレクサ２、出力側サンプリングスイッチ４、Ａ／Ｄコンバータ６及び自己のメモリ格納動作を同期させるために、共通のクロックカウンタ乃至共通のクロックカウンタを分周したクロックカウンタにより進行するタイミングテーブルを一定時間ごとに読み出して、読み出した記載内容を実行する。 - 特許庁

The sample-hold circuit 20 includes: a switch element 21 for sampling an input signal Vin; the capacitive element 22 for holding the sampled input signal with a charging voltage of Vc=Vin-Vce; and a buffer amplifier 23 for applying impedance conversion to the input signal Vin=Vc+Vce held in the capacitive element 22 and providing an output.例文帳に追加

サンプル・ホールド回路２０は、入力信号Ｖｉｎをサンプリングするスイッチ素子２１と、サンプリングされた入力信号ＶｉｎをＶｃ＝Ｖｉｎ−Ｖｃｅの充電電圧でホールドするコンデンサ素子２２と、コンデンサ素子２２にホールドされた入力信号Ｖｉｎ＝Ｖｃ＋Ｖｃｅをインピーダンス変換して出力するバッファアンプ２３とを有している。 - 特許庁

The sample-hold circuit includes: an operational amplifier; a sampling capacitor provided between an input node of the sample-hold circuit and a summing node that is a node of a first input terminal of the operational amplifier; and a feedback switch element provided between an output terminal and the summing node of the operation amplifier and constructed with a transfer gate.例文帳に追加

サンプルホールド回路は、演算増幅器と、サンプルホールド回路の入力ノードと演算増幅器の第１の入力端子のノードであるサミングノードとの間に設けられたサンプリング用キャパシタと、演算増幅器の出力端子とサミングノードとの間に設けられ、トランスファーゲートにより構成される帰還用スイッチ素子を含む。 - 特許庁

The sampling switch 148, however, is not provided and the data line 114 is not provided, either, in accordance with the NAND circuit 142 provided in the path branching a signal F1 outputted by a 1st stage to left and the NAND circuit 142 provided in the path branching a signal F130 outputted by a final 130th stage to right.例文帳に追加

ただし、第１段によって出力される信号Ｆ１を左方向に分岐した経路に設けられるＮＡＮＤ回路１４２、および、最終第１３０段によって出力される信号Ｆ１３０を右方向に分岐した経路に設けられるＮＡＮＤ回路１４２に対応して、サンプリングスイッチ１４８も設けず、また、データ線１１４も設けない。 - 特許庁

The sub filters h_0, h_1 respectively store a multiplication result to state buffer memories 15, 16, an output buffer memory 17 stores arithmetic outputs of the sub filters h_0, h_1 and memory addresses of the state buffer memories 15, 16 or the like are designated to obtain a sampling rate conversion output via the thinning switch 12.例文帳に追加

サブフィルタｈ_０、ｈ_１では乗算結果を状態バッファメモリ１５、１６に各々記憶し、サブフィルタでは演算結果を状態バッファメモリに記憶し、サブフィルタｈ_０、ｈ_１の演算出力を出力バッファメモリ１７に記憶し、且つ状態バッファメモリ１５、１６等のメモリアドレスを指定する事で、間引きスイッチ１２を介しサンプリングレート変換出力を得る事ができる。 - 特許庁