「serial parallel」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

If a first sampling frequency is lower than a second frequency, the input serial PCM digital signal is converted to a second serial PCM digital signal at the second frequency, up-sampled to a third frequency and converted to a parallel digital signal.例文帳に追加

第１のサンプリング周波数が第２の周波数よりも低い場合、第２の周波数で入力直列ＰＣＭデジタル信号を第２の直列ＰＣＭデジタル信号に変換し、第３の周波数にアップサンプリングし並列デジタル信号に変換する。 - 特許庁

The data writer comprises: a host 1 for transmitting writing data to a serial transmission line SC1; and targets 21 to 2n, connected with the serial transmission line SC1 in parallel, for writing the data transmitted from the host 1 in their respective memories.例文帳に追加

データ書き込み装置は、書き込み用のデータをシリアル伝送路ＳＣ１を介して送信するホスト１と、シリアル伝送路ＳＣ１に並列に接続され、それぞれが有するメモリにホスト１から送信されたデータを書き込むターゲット２１〜２ｎと、を備える。 - 特許庁

The signals are permutated by a randomizer 104, processed by a discrete inverse Fourier transformer 105, converted into serial signals by a parallel/serial converter 106, orthogonally transformed by a transmitter 107, and then outputted from an antenna 115.例文帳に追加

その信号はランドマイザ１０４で並び方の順序が入れ替えられ、離散的逆フーリエ変換器１０５で処理され、パラレルシリアル変換器１０６でシリアル信号に変換され、送信機１０７で直交変調されてアンテナ１１５から出力される。 - 特許庁

The format of the /etc/printcap file lets you specify what serial or parallel interface to use, and (if you are using a serial interface), what baud rate, whether to use flow control, delays for tabs, conversion of newlines, and more. 例文帳に追加

/etc/printcap ファイルでは、シリアルかパラレルのインタフェースのどちらを使うのか、そして、(シリアルインタフェースを使う場合)そのボーレートはいくらであるか、フロー制御は使うのか、 タブのための遅延を加えるのか、改行文字を変換するかなどの指定をおこなうことができます。 - FreeBSD

To allow an original serial data signal to be correctly received based on a parallel data signal and a recovery clock signal outputted from SERDES in the case where the SERDES receives the serial data signal containing jitter by oversampling operation.例文帳に追加

ＳＥＲＤＥＳがジッタを含むシリアルデータ信号をオーバーサンプリング動作によって受信した場合に、ＳＥＲＤＥＳから出力されたパラレルデータ信号およびリカバリクロック信号に基づいて、もとのシリアルデータ信号を正しく受信できるようにすること。 - 特許庁

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30, having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70, a clock-detecting circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

A noise eliminating filter 102 performs sampling with an oversample clock and a specific tap filter removes impulse noise; after effective data are sampled by received data sampling 902, the sample data are converted into a parallel signal by a serial-parallel converter 105.例文帳に追加

雑音除去フィルタ１０２でオーバーサンプルクロックによりサンプリングし、かつ所定のタップフィルタでインパルス雑音を除去して、受信データサンプリング９０２で有効データをサンプリングした後、シリアルパラレル変換器１０５でパラレル信号に変換する。 - 特許庁

A parallel conversion section 2 applies parallel conversion to an input serial bit stream subjected to oversampling by an oversampling section 1, a data division section 3 divides the bit stream into groups corresponding to the number of oversampling times, and a word searching section 4 searches a reference word of the divided bit stream.例文帳に追加

オーバーサンプリング部１でオーバーサンプリングした入力シリアルビット列をパラレル変換し、データ分割部３でオーバーサンプリングの回数のグループに分割し、分割したビット列に対してワード検索部４で基準ワードの検索を行う。 - 特許庁

A high-speed operation can be realized by utilizing a circuit configuration arranging serial bit strings into parallel that is characterized in a configuration to realize the encoding and decoding processing for each of parallel bits within one time clock at the same time.例文帳に追加

従って、シリアルなビット列をパラレルに配置する回路構成を用いることによって、各ビットをパラレルに同時に１タイムクロックで符号化処理、復号化処理を実現する構成を特徴とし、高速動作が実現される。 - 特許庁

An LED warning lamp control box 20 converts the serial signal inputted from the USB port 15 into a parallel signal to control illumination of an LED of an LED warning lamp 30 with the parallel signal.例文帳に追加

ＬＥＤ警告灯制御ボックス２０では、ＵＳＢポート１５から入力されたシリアル信号をパラレル信号に変換し、当該パラレル信号によってＬＥＤ警告灯３０のＬＥＤの点灯を制御する警告灯システムである。 - 特許庁

An optional number of the transistor resistors in the Nch transistor resistors MR1 to MR6 can be connected in the form of a series, parallel or serial-parallel combination between the Pch transistor MP1 and the Nch transistor MN1.例文帳に追加

Ｎｃｈトランジスタ抵抗ＭＲ１〜ＭＲ６のうち、任意の数のトランジスタ抵抗がＰｃｈトランジスタＭＰ１とＮｃｈトランジスタＭＮ１のドレイン間に直列、並列、あるいは直列並列組み合わせた形態で接続可能とされる。 - 特許庁

The serialized image data is transmitted to the exposure device 520 via a cable or the like, and restored to the parallel data in the exposure device 520 by the serial/parallel converting section 521, followed by transferred to a laser driving section 522 as a laser driving signal.例文帳に追加

シリアル化された画像データは、ケーブル等で露光装置５２０に伝送され、露光装置５２０において、シリアル／パラレル変換部５２１によってパラレルデータとされた後に、レーザ駆動信号としてレーザ駆動部５２２に渡される。 - 特許庁

The reception circuit 28B_1 regenerates the clock BCLK whose frequency is a multiple of four of that of the transferred clock PCLK and supplies the clock BCLK to a serial-to-parallel conversion circuit 41.例文帳に追加

受信回路２８Ｂ１では、転送されたクロックＰＣＬＫの周波数を４逓倍したクロックＢＣＬＫが再生され、直並列変換回路４１に供給される。 - 特許庁

A plurality of circuits A1-A4 each formed, by connecting a smoothing capacitor in parallel to a serial body of semiconductor switching elements on the high-voltage side and the low-voltage side are serially connected.例文帳に追加

高圧側と低圧側の各半導体スイッチング素子の直列体に平滑コンデンサを並列接続してなる複数の回路Ａ１〜Ａ４を直列に接続する。 - 特許庁

To conduct selection of high quality having wide test coverage by switching in order a serial mode and a parallel mode to be operated, in a burn-in test using a static burn-in test device.例文帳に追加

スタティックバーインテスト装置を用いたバーインテストにおいて、シリアルモードとパラレルモードを順次切り替えて動作させることにより、テストカバレージの大きな高品質な選別を行なう。 - 特許庁

One end of the serial resonant circuit 106 is connected in parallel with a part between the distribution constant lines 105a, 105b where the phases of second-order harmonic components are inverted.例文帳に追加

直列共振回路１０６の一端は、２次高調波成分の位相が反転する分布定数線路１０５ａと１０５ｂとの間に並列に接続されている。 - 特許庁

To provide deserializer circuitry that can convert serial data to parallel data for a number of different protocols and over a wide range of data rates.例文帳に追加

多数の異なるプロトコルに対して、および広範囲のデーターレートに対して、シリアル形式のデータをパラレル形式のデータに変換することが可能な、デシリアライザ回路網を提供する。 - 特許庁

A serial data signal obtained by A/D conversion at speed twice as much as modulation speed is S/P-converted so that a data ratio becomes 1:2 and a parallel data signal at modulation speed is obtained.例文帳に追加

変調速度の２倍でＡ／Ｄ変換して得られるシリアルデータ信号をデータ比が１：２となるようにしてＳ／Ｐ変換し、変調速度のパラレルデータ信号とする。 - 特許庁

When a camera is in a serial photographing condition, comparison operation between an angular velocity meter and an accelerometer is not carried out, but using a previous mean operation value and the like, parallel shaking is corrected.例文帳に追加

カメラが連続撮影状態の時には角速度計と加速度計との比較演算を行わず、それまでの平均演算値などを用いて平行ブレの補正を行う。 - 特許庁

The secondary winding conductor is configured so as to have a topology structure including a serial connection and a parallel connection between the positive terminal and the negative terminal of an output port.例文帳に追加

二次巻線導体は、出力ポートのプラス端子とマイナス端子との間に直列接続及び並列接続を含むトポロジー構造を持つように構成される。 - 特許庁

To achieve a high speed for a reading operation in the data conversion function of an output circuit that converts parallel data into serial data and outputs the data to the outside.例文帳に追加

並列データを直列データに変換を行ってデータを外部に出力する出力回路のデータ変換機能の点において読み出し動作の高速化に資する。 - 特許庁

A MIMO modulator 107 carries out serial parallel conversion of the rearranged second transmission data to form a plurality of data streams, and modulates the plurality of data streams.例文帳に追加

ＭＩＭＯ変調部１０７は、並び替えられた第二の送信データをシリアルパラレル変換することにより複数のデータストリームを生成し、複数のデータストリームを変調する。 - 特許庁

When the CPU 10 is in the sleep mode, a parallel/serial conversion circuit 40 detects state changes of the switches 51-54, and notifies the CPU 10 about the state changes by an interrupt.例文帳に追加

またＣＰＵ１０がスリープモードの場合、パラレル／シリアル変換回路４０がスイッチ５１〜５４の状態変化を検出し、割り込みによりＣＰＵ１０へ状態変化を通知する。 - 特許庁

The data control parts 30a, 30b, 30c and 30d perform the serial-parallel conversion by shifting by the corrected number of bits from the previously set number of bits at predetermined timing, respectively.例文帳に追加

データ管理部３０ａ、３０ｂ、３０ｃ、３０ｄは、それぞれ、所定のタイミングで、予め定められたビット数から補正ビット数シフトしてシリアル・パラレル変換する。 - 特許庁

The parallel-serial converter 100 includes: a conversion circuit 110: a flip-flop circuit 120; a generation circuit 130; a detection circuit 140; and a control circuit 150.例文帳に追加

パラレル−シリアル変換器１００は、変換回路１１０と、フリップフロップ回路１２０と、生成回路１３０と、検出回路１４０と、制御回路１５０と、を備えている。 - 特許庁

A failure in one of speakers 7, 8 can be detected with a single failure detection circuit by disposing the serial impedance 61 between the drive circuit 12 and a parallel connection part 11.例文帳に追加

直列インピーダンス６１を駆動回路１２と並列接続部１１との間に置くことで、スピーカ７，８の片方故障も単一の故障検出回路で検知できる。 - 特許庁

To provide a motor driving device adaptable even in the case that operation instruction information inputted from a host device is in either a serial data format or a parallel data format.例文帳に追加

上位装置から入力される動作指令情報がシリアルデータ形式及びパラレルデータ形式のいずれの場合であっても対応可能なモータ駆動装置を提供する。 - 特許庁

A net-cue signal generating device 200 extracts a clock 205 from a serial-parallel conversion circuit 203 and supplies it to a data memory part 213 and an address control counter 217.例文帳に追加

ネットキュー信号生成装置２００は、シリアル・パラレル変換回路２０３からクロック２０５を抽出し、これをデータメモリ部２１３とアドレス制御カウンタ２１７に供給する。 - 特許庁

A 1 to n serial parallel conversion circuit 113 synchronously receives n-multiple data 111 with a system clock 112 and separates the data 111 into 1st-n-th separated data 1141-114n.例文帳に追加

ｎ多重データ１１１はシステムクロック１１２に同期して１対ｎ直並列変換回路１１３に入力されて、第１〜第ｎの分離データ１１４_1〜１１４_nに分離される。 - 特許庁

The data transmitting/receiving system includes: a sending data generation section 10 that outputs serial data by performing exclusive OR operation of 2-bit parallel data D0 and D1 whose specific phase is previously shifted.例文帳に追加

予め特定の位相ずれた２ビットのパラレルデータＤ０，Ｄ１を排他的論理和演算してシリアルデータを出力する送信データ生成部１０を有する。 - 特許庁

An SO terminal of an ASIC 3 for converting signals input in parallel from a plurality of external devices into a serial state and an SI terminal of a microcomputer 2 are interconnected through a signal line.例文帳に追加

複数の外部機器からパラレルに入力される信号をシリアルに変換するＡＳＩＣ３のＳＯ端子とマイコン２のＳＩ端子とを信号線により接続する。 - 特許庁

The variable attenuator 20 can continuously vary attenuation quantity, while satisfying the impedance matching condition by serial control current I1 and parallel control current I2.例文帳に追加

可変減衰器２０は、直列制御電流Ｉ１及び並列制御電流Ｉ２によりインピーダンスの整合条件を満足しつつ減衰量が連続的に可変可能である。 - 特許庁

To provide a semiconductor integrated circuit device which enables inspection of high-speed operation circuits such as a serial parallel conversion circuit etc. by a general semiconductor integrated circuit inspection device.例文帳に追加

一般的な半導体集積回路検査装置によるシリアルパラレル変換回路等の高速動作回路の検査が可能な半導体集積回路装置を提供すること。 - 特許庁

The gigabit Ethernet signals 3a, 4a are fed to optical transceivers 11, 12, serial parallel circuits 13, 14, and elastic smoothers 15, 16, where the clock speed is adjusted.例文帳に追加

ギガビットイーサネット信号３ａ、４ａが光トランシーバ１１、１２、直並列回路１３、１４およびエラスティックスムーサー１５、１６に送られて、クロック速度の調整が行われる。 - 特許庁

The signal outputted from the serial/parallel converter 12 is divided into two bands: one is inputted to a first transmission block 20a and the other is inputted to a second transmission block 20b, respectively.例文帳に追加

このシリアルパラレル変換器１２から出力される信号は、２つの帯域に分割され、それぞれ第１送信ブロック２０ａ、第２送信ブロック２０ｂに入力される。 - 特許庁

When the output value of the counter 32 is smaller than that of a register 33, an output of a comparator 34 becomes active, and a bit data is transmitted to a serial/parallel converter through a selector 35.例文帳に追加

カウンタ３２の値がレジスタ３３の値よりも小さいときは、比較部３４の出力がアクティブになり、セレクタ３５を介してシリアル／パラレル変換部にビットデータが伝達される。 - 特許庁

To easily analyze, evaluate, and design the number of capacitors connected in serial or parallel, terminal voltage, and temperature increase of a capacitor constituting a capacitor power source according to a request of a load.例文帳に追加

負荷の要求に応じキャパシタ電源を構成するキャパシタの直並列数、終止電圧、温度上昇の解析、評価、設計を簡便に行えるようにする。 - 特許庁

Between a first terminal T1 and a second terminal T0, a plurality (i=0 to n) of serial circuits of a capacitor Ci and the drain-source of a MOS-FET (Qi) are connected in parallel.例文帳に追加

第１の端子Ｔ1と、第２の端子Ｔ0との間に、コンデンサＣiと、ＭＯＳ−ＦＥＴ（Ｑi）のドレイン・ソース間との直列回路の複数個（i＝0〜n）が並列接続される。 - 特許庁

To provide a semiconductor integrated circuit in which a function is provided to convert serial data into parallel data and to store the data and stable operations are realized even though the cycle of writing/reading is made short.例文帳に追加

シリアルデータをパラレルデータに変換して記憶する機能を有し、書込み／読出しのサイクルを短くしても安定に動作する半導体集積回路を提供する。 - 特許庁

The transmission data generating circuit 6 receives the PB tone data L8 and the timing enable signal L5, applies speed conversion to the PB tone data by means of parallel/serial conversion and transmits the resulting data.例文帳に追加

送出データ生成回路６は、ＰＢ音データＬ８とタイミングイネーブル信号Ｌ５を受信し、ＰＢ音データをパラレルからシリアルに速度変換して送出する。 - 特許庁

To provide a serial-parallel conversion circuit which can reduce a circuit scale while coping with a plurality of transmission rates having a relation of N times (N is an integer equal to or larger than 2).例文帳に追加

Ｎ倍（Ｎは、２以上の整数）の関係にある複数の伝送レートに対応しつつ、回路規模の削減を図ることが可能なシリアルパラレル変換回路を提供する。 - 特許庁

A prescribed number of piezoelectric vibrators A1-A4, arranged in four concentric circles, are connected serially and such serial bodies 11-14 are parallel connected between the lines of voltage V.例文帳に追加

同心円状に４周に配列された圧電振動子Ａ１〜Ａ４を所定個数直列に接続し、この直列体１１〜１４を電圧Ｖのライン間に並列に接続する。 - 特許庁

The high-speed I/F circuit block HB includes a physical layer circuit PHY including a receiver circuit and a logic circuit HL for high-speed I/F including a serial/parallel conversion circuit.例文帳に追加

高速Ｉ／Ｆ回路ブロックＨＢは、レシーバ回路を含む物理層回路ＰＨＹと、シリアル／パラレル変換回路を含む高速Ｉ／Ｆ用ロジック回路ＨＬを含む。 - 特許庁

In addition to the monitor signal, an identifier information TAG showing a format of conversion from the parallel signal to the serial signal is output from the external terminal of the integrated circuit 10.例文帳に追加

該モニタ信号と共に、パラレル信号からシリアル信号への変換のフォーマットを示す識別子情報ＴＡＧを集積回路１０の外部端子から出力する。 - 特許庁

Then the serial parallel conversion section 205 outputs the significant factors decoded by the pipeline in combination with the nonsignificant factors in response to the received factor identification signal.例文帳に追加

そしてシリアルパラレル変換部205で伝送された係数識別信号に応じて、パイプラインにより復号化された有意係数が非有意係数と組み合わされて出力される。 - 特許庁