「test timing」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The timing test and the bit level test are allowed to be carried out in parallel.例文帳に追加

タイミング試験及びビット・レベル試験は、並行して行うこともできる。 - 特許庁

TEST CIRCUIT INSERTING DEVICE AND TIMING IMPROVING DEVICE例文帳に追加

テスト回路挿入装置及びタイミング改善装置 - 特許庁

TIMING SIGNAL GENERATING CIRCUIT FOR SEMICONDUCTOR TEST DEVICE例文帳に追加

半導体試験装置のタイミング信号発生回路 - 特許庁

METHOD FOR CALIBRATING TDR TIMING OF IC TEST APPARATUS例文帳に追加

ＩＣ試験装置のＴＤＲタイミング校正方法 - 特許庁

Good timing. I'll get you to test drive the new model. 例文帳に追加

ちょうどいいね。新型の試乗してってもらうね。 - Tanaka Corpus

Good timing. I'll get you to test drive the new model.例文帳に追加

ちょうどいいね。新型の試乗してってもらうね。 - Tatoeba例文

A test timing determination part 1c determines generation timing of event for operation test during test object operation based on timing of detected operation change, and stores determined generation timing of event in a test timing information storage part 1d.例文帳に追加

試験タイミング決定部１ｃは、検出された動作変化のタイミングに基づいて、試験対象動作中の動作試験のためのイベントの発生タイミングを決定し、決定したイベントの発生タイミングを試験タイミング情報記憶部１ｄに格納する。 - 特許庁

CALIBRATION BOARD USED FOR TIMING CALIBRATION OF TEST APPARATUS例文帳に追加

試験装置のタイミングキャリブレーションに用いるキャリブレーションボード - 特許庁

TEST DEVICE AND METHOD FOR ADJUSTING TIMING OF STROBE SIGNAL例文帳に追加

試験装置およびストローブ信号のタイミング調整方法 - 特許庁

SEMICONDUCTOR CIRCUIT AC TIMING TEST DEVICE, AND METHOD THEREOF例文帳に追加

半導体回路ＡＣタイミングテスト装置及びその方法 - 特許庁

To reduce the number of timing sets in a test pattern for a tester without lowering test accuracy of a function test by a tester.例文帳に追加

テスタによる機能テストのテスト精度を低下させずに、テスタ用テストパタンにおけるタイミングセット数を削減する。 - 特許庁

TEST METHOD FOR INTEGRATED CIRCUIT WITH FLEXIBLE TIMING CONTROL例文帳に追加

フレキシブルタイミング制御を有する集積回路のテスト方法 - 特許庁

TEST-FACILITATING CIRCUIT EQUIPPED WITH INPUT TIMING ADJUSTING CIRCUIT例文帳に追加

入力タイミング調整回路を備えたテスト容易化回路 - 特許庁

CONTROL TIMING TEST SYSTEM FOR ENCODER, AND CONTROL TIMING TESTING METHOD OF THE ENCODER例文帳に追加

エンコーダ装置の制御タイミング試験システム及びエンコーダ装置の制御タイミング試験方法 - 特許庁

TIMING CONFIRMATION METHOD FOR SEMICONDUCTOR TEST DEVICE, AND CORRECTION METHOD AND CORRECTION DEVICE FOR TIMING例文帳に追加

半導体試験装置のタイミング確認方法及びタイミング補正方法及び補正装置 - 特許庁

A test pattern for pattern dependency test is stored in the BIST 4, and a test pattern for timing dependency test is stored in the BOST 3, and the pattern dependency test and the timing dependency test are performed by using the BOST 3 and the BIST 4.例文帳に追加

パターン依存試験用試験パターンがＢＩＳＴ４に格納され、タイミング依存試験用試験パターンがＢＯＳＴ３に格納されて、ＢＯＳＴ３及びＢＩＳＴ４を使用して、パターン依存試験及びタイミング依存試験が行われる。 - 特許庁

To solve the problem that the timing setting of a test scenario is difficult due to any effect on an operation timing due to test relevant processing, and that a test time becomes long in performing the test of a programmable display unit.例文帳に追加

プログラマブル表示器の試験を実施する際に、試験関連処理による動作タイミングへの影響によって試験シナリオのタイミング設定が難しいと共に、試験時間が長くなる。 - 特許庁

TIMING GENERATING CIRCUIT, SEMICONDUCTOR TEST DEVICE AND SEMICONDUCTOR TEST METHOD, AND SEMICONDUCTOR DEVICE例文帳に追加

タイミング発生回路、半導体試験装置および半導体試験方法ならびに半導体デバイス - 特許庁

As a result, when the test timing information of the external pin without signal variation can be made identical to test timing information of other function pattern, test timing information can be carried out in common, so that periods necessary for the LSI test can be reduced.例文帳に追加

したがって、信号変化のない外部ピンのテストタイミング情報を、別のファンクションパターンのテストタイミング情報と同じにすることができる場合には、テストタイミング情報を共通にすることができ、ＬＳＩのテストに要する時間を削減することができる。 - 特許庁

The test circuit 104 samples the target signal 103 in response to a test signal 105 representing the selected timing.例文帳に追加

テスト回路(104)は、選択されたタイミングを示すテスト信号(105)に応答してターゲット信号(103)をサンプリングする。 - 特許庁

A test timing information converting part 8 converts the test timing information of the external pin without signal variation which is detected by the setting part 2 into test timing information of the external pin of other function pattern.例文帳に追加

テストタイミング情報変換部８は、信号変化有無設定部２によって検出された信号変化のない外部ピンのテストタイミング情報を、別のファンクションパターンの当該外部ピンのテストタイミング情報に変換する。 - 特許庁

To provide automatic test equipment for processing a differential signal without making timing errors.例文帳に追加

タイミングエラーなく差動信号を処理する自動テスト装置の提供。 - 特許庁

SIGNAL GENERATION TIMING CONTROL PROGRAM AND INTEGRATED CIRCUIT PERFORMANCE TEST DEVICE例文帳に追加

信号発生タイミング制御プログラム及び集積回路動作試験装置 - 特許庁

ADJUSTMENT METHOD FOR STROBE TIMING, AND FUNCTION TEST DEVICE OF SEMICONDUCTOR DEVICE例文帳に追加

ストローブタイミングの調整方法及び半導体装置のファンクションテスト装置 - 特許庁

A test vector altering part 9 alters test vectors so that the special cell may come into a standby state at the timing.例文帳に追加

テストベクタ変更部９は、そのタイミングにおける特殊セルがスタンバイ状態になるようにテストベクタを変更する。 - 特許庁

A test pattern generating means 120 composes a part of the timing signal with a part of the test pattern every cycle period to generate the test pattern signal.例文帳に追加

テストパターン生成手段１２０は、タイミング信号の一部と、テストパターンの一部とを各サイクル周期毎に合成し、テストパターン信号を生成する。 - 特許庁

The memory access test control circuit reads out test data from the memory and compares read test data and write data to execute memory access timing adjustment.例文帳に追加

メモリアクセステスト制御回路は、メモリからテストデータを読み出し、読み出したテストデータと書き込みデータを比較し、メモリアクセスタイミング調整を実行する。 - 特許庁

In this invention, an IC tester is improved, wherein an address is given to the timing memory, and a timing of a signal to be given to a test object is adjusted by timing data output from the timing memory, and the test object is tested.例文帳に追加

本発明は、タイミングメモリにアドレスが与えられ、タイミングメモリが出力するタイミングデータにより、被試験対象に与える信号のタイミング調整を行い、被試験対象の試験を行うＩＣテスタに改良を加えたものである。 - 特許庁

To simply test the state switching of a base station apparatus at optional timing.例文帳に追加

任意のタイミングでの基地局装置での状態切替えを簡易に試験する。 - 特許庁

To stably perform an AC timing test to the high speed IF circuit with high precision.例文帳に追加

高速ＩＦ回路に対して安定して高精度のＡＣタイミングテストを行う。 - 特許庁

To provide a test provided with a function for realizing an access test to the same address in a memory access test by specifying the timing of instruction execution.例文帳に追加

メモリアクセス試験において同一アドレスへのアクセス試験を命令実行のタイミングを特定することで実現する機能を有する試験を提供する。 - 特許庁

To provide a scan test method capable of readily performing scan test between chips at actual operation timing of each chip.例文帳に追加

各チップの実動作タイミングでチップ間のスキャンテストを簡単に行うことができるスキャンテスト方法を提供すること。 - 特許庁

A test signal generating part 26 modulates the event signal S31 (S32) outputted from the memory 22 for events and outputs the test signal (S4) to a test head 18 at the timing, based on a timing signal S2 outputted from a timing-generating part 12.例文帳に追加

テスト信号生成部２６は、イベント用メモリ２２から出力されるイベント信号Ｓ３１（Ｓ３２）を変調し、タイミング発生部１２から出力されるタイミング信号Ｓ２に基づいたタイミングでテスト信号Ｓ４をテストヘッド１８に出力する。 - 特許庁

In 16, a transfer rate of the test writing data is calculated on the basis of a timing result.例文帳に追加

計時結果に基づき、Ｓ１６で試し書きデータの転送レートを算出する。 - 特許庁

To insert a test circuit without having to change timing between a plurality of prescribed registers.例文帳に追加

複数の所定のレジスタ間のタイミングを変えることなく、テスト回路を挿入する。 - 特許庁

The time P is defined as the time from the timing for writing an image of a page forming the test pattern to the timing for writing an image where the correction value is reflected with the test pattern.例文帳に追加

時間Ｐを、テストパターンを形成するページの画像を書き出すタイミングから、テストパターンによる補正値を反映した画像を書き出すタイミングまでの時間とする。 - 特許庁

When the operation indicating part 1e instructs start of test object operation, a test executing part 1f outputs generation instruction of event based on the generation timing of event stored in the test timing information storage part 1d.例文帳に追加

試験実行部１ｆは、動作指示部１ｅが試験対象動作の開始を指示すると、試験タイミング情報記憶部１ｄに記憶されたイベントの発生タイミングに基づいて、イベントの発生指示を出力する。 - 特許庁

In this semiconductor testing device, the test condition of the receiving unit is set and changed in a timing relation where the generating time of the test pattern is synchronized with the timing of changing operation of each receiving unit for changing the test condition.例文帳に追加

試験パターンの発生タイミングと、試験条件の変更が行われる各受信ユニットの変更動作のタイミングとが同期したタイミング関係で受信ユニットの試験条件を設定変更する、半導体試験装置。 - 特許庁

The contents of the test are set to the unit of the disk objective for the test, and the setting of access timing with respect to the plural disks is also allowed.例文帳に追加

テスト内容は、テスト対象のディスク単位に設定し、また、複数のディスクに対するアクセスタイミングも設定可能である。 - 特許庁

Then, the test signal T is reproduced from the test area at predetermined timing to calculate the quality deterioration of the user data U from the evaluation result.例文帳に追加

所定のタイミングで、テスト領域のテスト信号Ｔを再生し、その評価結果からユーザデータＵの品質劣化を推定する。 - 特許庁

The test pattern image forming part 91 forms a test pattern image as a toner image by the developing roller 342 in predetermined timing.例文帳に追加

テストパターン像形成部９１は、所定のタイミングで現像ローラ３４２によりトナー像としてのテストパターン像を形成させる。 - 特許庁

METHOD AND PROGRAM FOR TIMING VERIFICATION OF LSI TEST DATA例文帳に追加

ＬＳＩテスト・データのタイミング検証方法およびＬＳＩテスト・データのタイミング検証プログラム - 特許庁

In a test mode, non-activation timing of a word line driving signal RXTM is made early.例文帳に追加

テストモードにおいて、ワード線駆動信号ＲＸＴＭの非活性タイミングを早くする。 - 特許庁

SCAN TEST CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, AND SCAN-ENABLE SIGNAL TIMING CONTROLLING CIRCUIT SECTION例文帳に追加

ＳＣＡＮテスト回路、半導体集積回路及びスキャンイネーブル信号タイミング制御回路部 - 特許庁

GENERATING DEVICE FOR TEST PATTERN AND STROBE SIGNAL AND INSERTING METHOD FOR DELAY TIME INTO TIMING DATA例文帳に追加

テストパターンやストローブ信号の発生装置及びタイミングデータへの遅延時間の挿入方法 - 特許庁